长鑫存储
DRAM数字电路设计工程师 Digital Circuit Design Engineer (J21082)
DRAM数字电路设计工程师 Digital Circuit Design Engineer (J21082)
发布于 大约 19 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Dft
Dram
Eda
Virtuoso
全定制设计
数字电路设计
版图
芯片设计
值不值得投
75综合评分
综合评分 75
国产DRAM核心研发岗，技术成长空间大，薪资有竞争力，但工作模式与强度需具体确认。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
35K
与芯片设计中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1770 个在招 · 其中芯片设计 约 130 个
市场机会
选择面较广
北京 · 芯片设计 · 约 130 个在招
职位详情
关于这个职位
本职位为DRAM数字电路设计工程师，主要负责DRAM芯片中全定制数字电路模块的规格分析、设计、仿真验证、性能优化及最终交付
工作贯穿从芯片规格解读、电路方案制定、仿真环境搭建、性能评估到流片后系统级调试的全流程，是芯片核心研发岗位之一
最低要求
教育背景与专业知识： 本科及以上学历，微电子、集成电路、电子工程等相关专业
系统掌握数字电路原理及CMOS器件特性，能独立分析DRAM架构与测试流程
专业技能与资格： 能使用Virtuoso、Spectre、Hspice、Calibre等EDA工具完成全定制数字电路设计与仿真验证
能使用Python、Excel等工具整理仿真数据并评估性能
能使用版图设计工具完成DRC/LVS检查
具备DFT设计能力（如BIST、扫描链等）更佳
行业与专业经验： 具有2年以上全定制数字电路设计经验，或具备模拟电路设计/ASIC电路设计经验
若为应届生，需在面试中展示等效的数字电路设计项目成果
项目/任务成果： 主导过至少1个数字电路模块从spec定义、仿真验证到版图交付的全流程任务，并成功流片或达到设计目标
其他要求： 具有跨部门沟通协作能力，能协同测试、工艺器件、版图等团队高效完成芯片开发
具有逻辑分析与数据挖掘能力，能基于仿真数据定位电路问题
能主动学习新技术并适应动态研发节奏
能撰写规范的技术文档
工作职责
Spec研究与设计环境搭建： 深入分析DRAM Datasheet及内部spec，分解研发任务并制定量化的电路设计方案，主导搭建覆盖Block及Fullchip的仿真测试环境，同时跟踪行业技术趋势为设计创新提供输入
Block电路仿真与性能评估： 建立功能与关键性能参数的仿真模型，基于电路原理构建多场景测试环境
使用Python、Excel等数据分析工具处理大量仿真数据，提炼核心结论，系统评估电路性能基线
全定制电路设计与交付： 依据功能需求制定设计目标，主导版图规划并明确关键信号的走线与物理实现标准
持续优化电路功能与性能，管控设计与进度风险，按高质量要求完成设计交付
新功能电路开发与验证： 独立承担新功能电路从需求理解、电路设计到全流程性能验证，识别潜在风险并给出优化方案，保障设计鲁棒性
芯片集成调试与协同： 在Fullchip仿真及Silicon系统级调试中快速定位失效根因，提出可落地的电路优化措施
协同测试、工艺、版图等上下游团队，共同推进芯片开发闭环并沉淀失效分析方法
优先资格
具备DFT设计能力（如BIST、扫描链等）更佳
AI 洞察
优缺点分析
优点
- 直接参与国产存储芯片核心技术攻关，是半导体行业前沿且关键的研发岗位，技术积累深厚
- 工作内容覆盖电路设计全流程（从规格到流片调试），能快速建立完整的数字芯片设计知识体系
- 任职于行业头部企业，拥有接触先进工艺和大规模芯片项目的机会，平台资源丰富
- 技术迭代快，需要持续学习新的设计方法、工艺特性和验证技术，以保持技术领先性
- 工作需要与版图、工艺、测试等多个专业团队紧密协同，对沟通效率和团队协作能力是持续考验
- 对数字集成电路设计有浓厚兴趣，具备扎实的电路理论基础和较强的动手能力，能够承受高复杂度、长周期的芯片研发工作，并享受在跨团队协作中攻克技术难题的求职者
缺点 / 挑战
- 芯片设计复杂度高，调试周期长，项目节点压力大，对个人抗压能力和问题解决能力要求极高
角色解读
- 技术专家路线：深耕DRAM或存储器芯片设计领域，成为数字电路设计、DFT或系统集成调试方面的资深专家
- 技术管理路线：凭借扎实的技术功底和项目交付能力，逐步承担技术负责人或项目经理职责，带领小团队完成模块级或芯片级研发
- 横向拓展路线：向芯片架构设计、先进工艺下的设计挑战、或更广泛的SoC数字设计领域拓展
- 深入分析DRAM芯片规格，设计全定制数字电路模块，并搭建仿真环境进行性能验证
- 利用EDA工具（如Virtuoso, Spectre）完成电路设计、仿真和版图规划，确保设计达到性能与功能目标
- 在芯片系统级调试中定位问题根源，并提出优化方案，与测试、工艺、版图等团队紧密协作完成芯片开发
- 负责新功能电路模块从需求到交付的全流程，包括设计、验证和风险管控
- 精通CMOS数字电路设计原理，具备全定制电路设计经验，熟悉DRAM或相关存储器架构
- 熟练使用主流EDA设计、仿真及物理验证工具（Virtuoso, Spectre, Hspice, Calibre等）
- 掌握Python或类似工具进行仿真数据处理、分析与性能评估，具备强大的逻辑分析与数据挖掘能力
- 具备良好的跨团队协作与沟通能力，能够推动芯片开发流程并撰写规范技术文档
申请策略
- 深入研究长鑫存储（CXMT）的主流DRAM产品技术路线和近期公开的技术成果，在面试中展现对行业和公司的了解
- 准备一个能完整体现你全流程设计能力的案例（最好是独立负责的模块），能够清晰讲述遇到的技术挑战和解决方案
- 重点突出使用Virtuoso/Spectre等EDA工具进行全定制数字电路设计、仿真和验证的具体项目经验
- 量化描述所负责电路模块的规模、关键性能指标以及最终实现的效果（如功耗、频率、面积等）
- 强调独立完成或深度参与的从spec定义到成功流片的完整项目经历，并说明个人角色和贡献
- 若有DFT相关设计或Python数据分析处理仿真数据的经验，务必清晰列出
- 系统复习DRAM架构、CMOS器件物理及数字电路高级设计技巧，确保理论知识扎实
- 若对DFT不熟悉，可针对BIST、扫描链等基础概念进行补充学习，了解其在数字电路中的应用
面试指南
- 使用STAR原则（情境、任务、行动、结果）来结构化回答项目类问题，突出你的技术决策和解决问题的过程
- 对于技术原理类问题，结合电路理论、仿真数据和实际案例进行解释，展示你的分析深度和严谨性
- 对于协作类问题，强调你如何建立共同目标、寻求共赢方案，以及如何有效推动跨部门合作
- 请描述一个你主导过的、从规格定义到最终版图交付的完整电路设计项目，你在其中负责哪些关键环节？遇到了什么主要挑战？
- 在仿真调试中，你通常如何定位一个电路性能不达标的问题根因？请举一个具体例子
- 你如何理解‘设计鲁棒性’？在电路设计和验证阶段，你会采取哪些措施来保障它？
- 当你的设计与工艺或测试团队的意见产生分歧时，你通常如何沟通和解决？
- 为什么对DRAM数字电路设计这个方向感兴趣？你如何看待这个技术领域的发展？
职位点评
薪资福利75
成长发展90
工作生活50
使命价值85
薪资福利
75中等
作为高门槛的硬科技研发岗位，在半导体行业内预计提供具有市场竞争力的薪酬待遇。具体福利与奖金结构未在JD中披露。
薪资信号市场水准 (25K-45K/月)
成长发展
90较高
岗位处于半导体芯片设计的核心环节，技术深度强，能够提供从设计到流片调试的完整技术闭环训练，对专业技能积累和职业成长价值极高。
技术前沿前沿/新兴技术
技术栈DRAM、全定制数字电路设计、Virtuoso、Spectre、Hspice、Python、DFT、Calibre、CMOS
业务类型profit_center
工作生活
50较低
JD未明确工作模式，但芯片设计岗位通常需要在指定办公地点（实验室、设计中心）现场办公。具体工作节奏与强度未在JD中说明。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
85较高
DRAM芯片是国家战略性产业，本岗位直接参与核心硬件研发，具有明确的产业价值和行业前景。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs