长鑫存储
DRAM 产品主任工程师（Burn in 方向）-DRAM Product Staff Engineer (Burn in Direction)(J21381)
DRAM 产品主任工程师（Burn in 方向）-DRAM Product Staff Engineer (Burn in Direction)(J21381)
发布于 6 小时前普通员工/个人贡献者
全职员工仅现场办公测试开发
测试开发
Burn In
Dft
Dram
Nanoprobe
失效分析
良率提升
值不值得投
76综合评分
综合评分 76
国产DRAM龙头核心测试岗，技术壁垒高、发展性强，薪资优渥但量产阶段节奏较快。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
4.5万
比测试开发中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1860 个在招 · 其中测试开发 28 个
市场机会
选择适中
合肥 · 测试开发 · 32 个在招
职位详情
关于这个职位
该职位主要负责DRAM芯片在CP/ATE阶段的测试方式开发与架构构建，主导良率提升与失效根因分析
同时需要优化并设计DFT方案，结合Nanoprobe等手法定位Burn in测试中的退化机制，是保障芯片量产质量的核心技术岗位
最低要求
教育背景与专业知识：本科及以上学历，微电子、自动化、通信工程、电子信息及相关专业，具备半导体器件物理与集成电路基础
专业技能与资格：具备电路分析基础、Verilog基础及电路仿真经验，能独立优化DFT方案
项目/任务成果：能独立主导产品测试方式开发与良率改善项目，具备失效根因分析与实验设计能力
工作职责
测试方式开发：主导新产品研发与量产阶段CP/ATE产品测试方式开发，构建完善的测试架构支撑产品验证
良率提升与根因分析：主导新产品及量产产品的良率提升与失效根因分析，制定更有效的测试方法并持续提升测试覆盖率
DFT优化与设计：基于电路分析能力，持续优化并设计新的DFT方案，提升产品可测试性与故障隔离精度
Burn in退化分析：基于半导体器件基础，结合Nanoprobe等失效分析手法，定位Burn in测试中的具体退化机制并驱动改善
优先资格
有Nanoprobe等失效分析设备使用经验者优先
有半导体Burn in产品与测试工作经验者优先
有DRAM等存储芯片电路设计或产品测试经验者优先
AI 洞察
优缺点分析
优点
- 处于半导体存储核心赛道，长鑫存储是国内DRAM龙头，平台大、技术前沿
- 能深入接触芯片底层物理与失效分析，技术壁垒高，个人核心竞争力强
- 岗位直接关系产品量产良率，业务价值高，容易产出显著的项目成果
- 需要深厚的半导体物理与电路基础，学习曲线陡峭，对跨学科知识要求高
- 适合微电子相关专业背景，具备扎实电路分析能力且对半导体失效分析有浓厚兴趣的资深工程师
缺点 / 挑战
- 量产阶段的良率提升和失效分析往往面临较大的交付压力与时间紧迫性
角色解读
- 从产品测试工程师向资深测试专家或测试架构师发展，主导更复杂芯片的测试方案
- 向良率提升专家或DFT设计专家方向深耕，成为半导体制造与设计的核心桥梁
- 负责DRAM芯片在CP/ATE阶段的测试方式开发与测试架构构建，支撑产品验证
- 主导新产品及量产产品的良率提升与失效根因分析，持续提升测试覆盖率
- 优化并设计DFT方案，结合Nanoprobe等手法定位Burn in测试中的退化机制并驱动改善
- 具备扎实的半导体器件物理与集成电路基础，精通电路分析与Verilog
- 熟悉CP/ATE测试流程、DFT设计原理及Burn in测试机制
- 掌握Nanoprobe等失效分析设备的使用，具备独立主导良率改善项目的实验设计能力
申请策略
- 了解长鑫存储在DRAM领域的最新技术节点与产品路线图，展现对国产存储芯片发展的热情与行业洞察
- 突出在CP/ATE测试、DFT设计或Burn in测试方面的实际项目经验与具体成果
- 强调良率提升的具体数据指标与失效根因分析的成功案例，展现解决复杂问题的能力
- 深入学习半导体器件物理及Nanoprobe等先进失效分析技术，提升底层分析能力
- 强化Verilog编程与电路仿真能力，以更好地支持DFT方案的优化与设计
面试指南
- 采用STAR法则（情境、任务、行动、结果）描述项目经验，重点突出数据分析能力和根因定位逻辑
- 在回答技术问题时，先阐述底层物理机制或电路原理，再结合具体测试手段说明解决方案
- 请分享一个你主导的良率提升或失效根因分析的成功案例，你是如何定位问题的？
- 在DFT优化中，你是如何平衡测试覆盖率与芯片面积/成本的？
- Burn in测试中常见的退化机制有哪些？你是如何结合Nanoprobe定位并改善的？
- 请描述你使用CP/ATE进行产品测试方式开发的具体流程和架构设计思路
- 复习半导体器件物理、DRAM工作原理及常见失效模式，准备过往项目中关于测试架构设计的详细技术细节
- 了解长鑫存储近期的技术突破与产品发布，思考当前DRAM测试面临的行业共性挑战及应对策略
职位点评
薪资福利80
成长发展85
工作生活50
使命价值85
薪资福利
80较高
作为超大型半导体企业的主任工程师，薪资福利处于行业较高水平，但JD未披露具体薪资范围。
薪资信号未披露（AI估算：3千–6万/月）
成长发展
85较高
岗位涉及前沿的DRAM测试与失效分析，技术壁垒高，有利于个人专业技能的深度积累与行业前沿技术的掌握。
技术前沿前沿/新兴技术
技术栈CP/ATE、DFT、Burn in、Nanoprobe、Verilog、DRAM
业务类型profit_center
工作生活
50较低
岗位未明确提及工作模式与加班情况，半导体量产阶段通常节奏较快，WLB情况需进一步确认。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
85较高
国产DRAM龙头企业的核心技术岗，对解决国家存储芯片'卡脖子'问题、推动国产替代具有重要战略意义。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs