CXMT logo
长鑫存储
多维集成材料研发工程师/专家 -Multidimensional Integration Materials Engineer/Expert(J14154)

多维集成材料研发工程师/专家 -Multidimensional Integration Materials Engineer/Expert(J14154)

发布于 大约 15 小时前

普通员工/个人贡献者

合肥市
中级经验
全职员工
仅现场办公
硕士
研究与开发 (研发)
2.5D/3D集成
Doe
Fmea
Spc
Xrd
半导体封装
材料研发
Chip-On-Wafer
Wafer-On-Wafer

AI 估算 · 20k–40k

合肥半导体行业薪资中等偏高,技能要求高,硕士3年以上经验,综合市场行情估算。

职位详情

关于这个职位

该职位主要负责半导体先进封装(Wafer-on-Wafer、Chip-on-Wafer及2.5D/3D集成)关键材料的研发与量产导入

您将主导新材料评估、工艺规范建立、技术瓶颈攻关,并运用SPC、DOE等工具进行数据分析与良率提升
适合具有半导体封装或集成电路制造背景、热爱材料创新的工程师

最低要求

教育背景与专业知识:材料科学与工程、高分子化学、物理化学或相关专业硕士及以上学历

行业与专业经验:3年以上半导体封装或集成电路制造领域材料研发、工艺整合或制程开发经验,熟悉材料制备、表征(XRD、SEM、TEM、XPS等)及失效分析方法
项目/任务成果:主导或深度参与过至少2项材料开发或工艺验证项目,并达成性能或成本目标
其他要求:具备扎实的实验设计与数据分析能力,能独立完成材料性能评估、工艺验证及质量改进方案制定与执行
具备跨部门协作经验与复杂问题拆解闭环解决能力
关注半导体材料前沿技术动态,具备快速学习能力及技术文档撰写能力

工作职责

关键材料研发与导入:主导或协同开展Wafer-on-Wafer、Chip-on-Wafer及2.5D/3D集成工艺中关键材料的研发与导入,推动材料创新落地

量产导入与规范建立:负责新技术量产导入,建立并维护工艺参数规范及标准作业流程(SOP),实施量产制程管控与持续优化
关键技术瓶颈攻关:针对工艺整合中的关键技术瓶颈开展攻关,拓展工艺窗口,提升产品良率、可靠性及电学或热学性能
新材料/新模块评估验证:评估、引入并验证新材料与新功能模块,推动工艺成本降低与技术竞争力提升
数据分析与根因定位:运用SPC、FMEA、DOE等质量管理工具及JMP、Python或Minitab等数据分析软件,开展工艺数据分析与问题根因定位

AI 洞察

优缺点分析

优点

  • 深度参与先进封装核心材料研发,技术壁垒高,行业前景广阔
  • 长鑫存储作为国内存储芯片龙头,平台大、资源足,能接触量产级工艺验证
  • 技能积累全面,涵盖材料表征、数据分析、项目管理,职业发展空间大
  • 位于合肥,生活成本相对一线城市较低,房价友好
  • 对实验设计和数据分析能力要求高,需熟练使用多种工具和统计方法
  • 需要与多个部门(工艺整合、质量、生产)紧密协作,沟通协调复杂度高
  • 适合具有半导体封装或集成电路制造背景、热爱材料创新、喜欢通过数据驱动问题解决的工程师

缺点 / 挑战

  • 半导体材料研发周期长、试错成本高,项目压力较大,需要较强抗压能力

角色解读

  • 从研发工程师逐步成长为材料领域专家,主导关键材料选型和创新方案
  • 可向技术管理方向发展,带领团队攻克工艺难题,或转向更前沿的3D集成、Chiplet等方向
  • 横向拓展至半导体制造其他环节(如光刻、刻蚀)或转入产品集成/可靠性工程
  • 主导先进封装关键材料的研发与导入,推动新材料在Wafer-on-Wafer、Chip-on-Wafer等工艺中落地
  • 负责新技术的量产导入,建立并维护工艺参数规范与标准作业流程,实施制程管控与优化
  • 针对工艺整合中的技术瓶颈(如良率、可靠性)开展实验设计与数据分析,提升产品性能
  • 评估并引入新材料与新模块,通过成本分析和技术验证增强产品竞争力
  • 扎实的材料科学与工程背景,熟悉半导体封装材料(如underfill、TIM、 molding compound等)的制备与表征技术(XRD、SEM、TEM、XPS)
  • 掌握SPC、FMEA、DOE等质量管理工具,能使用JMP、Python或Minitab进行数据分析
  • 具备跨部门协作和复杂问题拆解能力,能独立完成材料性能评估与工艺验证
  • 关注半导体材料前沿技术动态,有快速学习和技术文档撰写能力

申请策略

  • 关注长鑫存储的业务方向和技术路线,面试中展现对先进封装材料的热情和行业理解
  • 提前了解合肥半导体产业生态,展示长期发展的意愿
  • 突出参与的半导体封装材料开发或工艺整合项目,量化成果(如良率提升、成本降低百分比)
  • 展示对材料表征设备(XRD、SEM等)和数据分析工具(JMP、Python)的熟练程度
  • 强调使用DOE、SPC等质量管理工具解决实际问题的案例
  • 如果有跨部门协作或领导技术攻关的经历,请重点描述
  • 复习半导体封装工艺(如2.5D/3D集成、TSV、bumping)的基础知识
  • 强化Python数据处理和统计分析能力(如pandas、scipy)

面试指南

  • STAR原则:描述情境、任务、行动、结果,重点突出数据分析与问题解决
  • 技术问题回答时,先阐述原理,再结合实践经验,最后总结得失
  • 对于跨部门问题,强调沟通策略和以数据说服他人的方法
  • 请描述一个你主导的材料开发项目,从立项到量产的主要步骤和挑战
  • 如何通过DOE优化工艺参数?举一个具体例子
  • 当材料性能不达标时,你的根因分析思路是什么?使用过哪些表征手段?
  • 在跨部门协作中,如何推动其他团队配合你的技术方案?
  • 你对3D封装中材料可靠性(如热应力、翘曲)有什么了解?

职位点评

64
综合评分

前沿技术栈、深度研发职责,薪资合理但WLB信息不足,适合追求技术深耕的候选人。

从薪资福利、成长空间、工作节奏和岗位方向综合评估,方便横向比较。

更适合这类人
适合技术成长导向、愿意深入半导体材料研发、对工作地有灵活性且能接受一定工作强度的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利60
成长发展80
工作生活50
使命价值65

薪资福利

60中等

薪资水平在合肥半导体行业有一定竞争力,但未明确披露福利,整体补偿性中等。

薪资信号未披露(AI估算:20K-40K/月)

成长发展

80较高

技术前沿(2.5D/3D集成)且职责包含研发与量产导入,能深度提升材料开发与数据分析能力,但没有明确提及培训或晋升通道。

技术前沿前沿/新兴技术
技术栈Wafer-on-Wafer、Chip-on-Wafer、2.5D/3D集成、XRD、SEM、TEM、XPS、SPC、FMEA、DOE、JMP、Python、Minitab
业务类型ambiguous

工作生活

50较低

仅现场办公,地点合肥(非一线城市通勤压力较小),但JD未提及弹性工作或WLB信息,工作强度可能较高。

工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及(无法判断)

使命价值

65中等

半导体行业属于稳定增长赛道,参与先进封装材料研发对国产化有积极意义,但JD未明确社会价值表述。

行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs