长鑫存储
异构集成设计工程师-Heterogeneous Integration Design Engineer(J19416)
异构集成设计工程师-Heterogeneous Integration Design Engineer(J19416)
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Design Rule
Df工艺
Gds
版图设计
跨部门协同
值不值得投
73综合评分
综合评分 73
核心半导体研发岗、技术壁垒高、成长空间大，适合追求技术突破与行业价值的资深工程师。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
3.5万
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1860 个在招 · 其中芯片设计 约 140 个
市场机会
选择面较广
合肥 · 芯片设计 · 约 130 个在招
职位详情
关于这个职位
该职位主要负责异构集成芯片的设计规则制定、布局规划及物理可靠性设计，确保芯片设计的可制造性与良率
你需要主导掩模就绪全流程管理，并跨部门协同推进技术方案落地，是连接设计与工艺的核心技术角色
最低要求
教育背景与专业知识：硕士5年及以上或本科10年及以上学历，物理/化学/化工/微电子/材料等理工类相关专业
行业与专业经验：有DF工艺工作经验，能适应半导体研发工作模式
项目/任务成果：主导过至少一个芯片物理可靠性或版图设计项目，并成功达成量产目标
其他要求：具有跨部门协调能力，能有效拉通资源推动问题闭环，具有优秀的英文阅读和写作能力，能独立完成英文技术文档撰写
工作职责
设计规则与测试结构开发：主导Design rule与EDR的设定及对应测试结构设计，输出技术规范并持续迭代
布局规划与客户产品设计：制定框架（Frame）布局规则，完成客户产品T/O，优化版图设计以满足工艺要求
芯片物理可靠性设计：设计TEG、Seal ring、TTV/THK pad及切割路径，确保芯片物理可靠性，开发frame/chip dummy填充方案，提升可制造性与良率
掩模就绪全流程管理：设计TV spider mask，主导MV产品掩模就绪全流程，执行GDS/JDV校验报告，确保设计数据与工艺匹配性
跨部门协同与文档建设：跨部门协同推进技术方案落地，梳理并完善技术规范文档，建立可复用知识库
AI 洞察
优缺点分析
优点
- 处于半导体存储核心赛道，技术壁垒高，个人技术积累深厚
- 超大型企业平台，项目资源充足，能接触到行业前沿的量产项目
- 岗位核心性强，直接关乎芯片良率与可制造性，职业成就感高
- 跨部门协同要求高，需频繁拉通资源解决复杂的技术与工艺冲突
- 具备丰富半导体工艺或版图设计经验，追求技术深度与量产落地，且具备较强沟通协调能力的高级技术人才
缺点 / 挑战
- 半导体研发工作强度较大，需适应快节奏的量产交付压力
角色解读
- 纵向可晋升为资深设计专家或技术总监，主导更复杂的异构集成项目
- 横向可向工艺集成、良率提升或研发项目管理方向发展
- 制定芯片设计规则与测试结构，优化版图布局以满足工艺要求
- 负责芯片物理可靠性设计，包括TEG、Seal ring等设计，提升良率
- 管理掩模就绪全流程，执行数据校验，确保设计与工艺匹配
- 具备扎实的半导体物理、微电子或材料专业背景，熟悉DF工艺流程
- 熟练掌握版图设计工具及芯片物理可靠性设计方法
- 具备优秀的跨部门沟通协调能力和英文技术文档撰写能力
申请策略
- 了解长鑫存储在DRAM及异构集成领域的最新技术布局与产品路线图
- 准备好应对关于良率提升、工艺匹配及跨部门冲突解决的具体技术面试问题
- 重点突出主导过的芯片物理可靠性或版图设计项目，强调量产成果与良率提升数据
- 详细列出在Design rule设定、测试结构设计及掩模管理方面的具体经验
- 展现跨部门协同解决复杂技术问题的成功案例
- 深入学习先进制程下的异构集成技术与物理可靠性设计方法
- 提升英文技术文档撰写与专业沟通能力，熟悉国际化研发流程
面试指南
- STAR法则：针对项目经验，清晰阐述背景、任务、行动和结果，重点突出量化指标（如良率提升百分比）
- 技术逻辑：针对技术问题，先阐述底层物理/工艺原理，再说明具体设计策略与验证方法
- 请分享一个你主导的芯片物理可靠性或版图设计项目，是如何达成量产目标的？
- 在制定Design rule和测试结构时，你如何平衡设计性能与工艺可制造性？
- 遇到跨部门技术分歧时，你通常如何拉通资源推动问题闭环？
- 请描述一次你执行GDS/JDV校验报告并解决设计数据与工艺不匹配的经历
- 复习半导体物理、微电子工艺及版图设计相关核心知识，特别是可靠性设计部分
- 梳理过往项目中的技术难点与解决方案，准备具体的案例和数据支撑
职位点评
薪资福利75
成长发展85
工作生活50
使命价值80
薪资福利
75中等
薪资处于合肥地区半导体资深岗位的中上水平，超大型企业平台提供较好的稳定性与福利保障。
薪资信号未披露（AI估算：2.5千–4.5万/月）
成长发展
85较高
岗位涉及核心异构集成与物理可靠性设计，技术壁垒高，能接触到前沿量产项目，技术成长空间大。
技术前沿前沿/新兴技术
技术栈Design rule、EDR、版图设计、TEG、Seal ring、GDS、JDV、DF工艺
业务类型profit_center
工作生活
50较低
JD未明确提及工作模式与加班情况，但半导体研发岗通常工作强度较大，WLB可能受限。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
存储芯片是国家战略核心领域，岗位直接推动国产存储芯片的良率与可制造性，具有较高的行业使命感。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs