兆易创新
数字中端（BES）工程师-2027届校招
数字中端（BES）工程师-2027届校招
发布于 大约 14 小时前普通员工/个人贡献者
北京市
无经验要求
全职员工
仅现场办公
硕士
硬件工程
Design Compiler
Dft
Mbist
Mcu
芯片设计
逻辑综合
静态时序分析
Fusion Compiler
AI 估算 · 18k–25k
芯片设计岗位技术门槛高，北京一线城市，硕士校招薪资有竞争力，参考行业水平。
职位详情
关于这个职位
作为兆易创新MCU BU的数字中端（BES）工程师，你将参与MCU芯片的数字前端实现工作，包括逻辑综合、时序分析、功耗分析及DFT设计
适合微电子/电子专业硕士应届生，接触业界领先的EDA工具和芯片设计流程，为芯片国产化贡献力量
最低要求
硕士及以上学历，微电子/电子/电路/通信/自动化等相关专业，熟悉以下一项或几项数字实现（中端）方面的知识：
数字前端设计，例如设计文档，RTL 等
数字中端实现，例如逻辑综合（Synthesis）、一致性检查（FM）、静态时序分析（STA）等
DFT 设计/验证，例如 Scan、Boundary Scan、MBIST 等
数字前端实现领域的各种 EDA 工具,例如 Fusion Compiler, Design Compiler, PrimeTime 等
工作职责
从事以下一项或几项 MCU 芯片数字实现（中端）方面的工作：
从事 MCU 芯片的数字前端实现工作，包括逻辑综合、一致性检查、静态时序分析、功耗分析等
从事 Scan、Boundary Scan、MBIST 等 DFT 电路的设计、仿真、调试和量产诊断等工工作
AI 洞察
优缺点分析
优点
- 芯片行业前景广阔，国产替代浪潮下兆易创新作为头部MCU厂商发展稳定
- 接触完整的中端实现流程和业界领先EDA工具，技术积累扎实
- 北京一线城市，职业起点高，未来跳槽或晋升空间大
- 数字中端工作技术细节多，学习曲线陡峭，需快速掌握多种工具
- 岗位对学历要求高（硕士起步），竞争激烈
缺点 / 挑战
- 芯片流片周期长，工作压力较大，可能涉及加班
- 适合微电子/电子类专业硕士应届生，对芯片设计有浓厚兴趣，愿意深耕数字实现领域，能承受一定工作压力
角色解读
- 向数字后端设计或芯片架构方向发展，成为资深IC设计工程师
- 可转向DFT专项或芯片验证领域，拓展技术深度
- 积累项目经验后晋升为技术主管或项目经理
- 负责MCU芯片的数字前端实现，包括逻辑综合、一致性检查、静态时序分析和功耗分析
- 参与DFT电路的设计、仿真、调试和量产诊断，如Scan、Boundary Scan和MBIST
- 使用EDA工具（如Fusion Compiler、Design Compiler、PrimeTime）完成芯片中端流程
- 扎实的数字电路和微电子基础知识，熟悉RTL设计和数字前端流程
- 掌握逻辑综合、STA、DFT等中端实现技术，了解常用EDA工具
- 具备脚本编程能力（如Tcl、Perl）以自动化流程
申请策略
- 关注兆易创新MCU产品线和技术方向，面试中展现对芯片行业的热情
- 准备一个完整的数字中端项目案例，演示从RTL到网表的流程
- 突出硕士期间与数字前端或DFT相关的项目经历，如RTL设计、综合或STA实验
- 强调掌握的EDA工具（DC、PT、FC等）和脚本语言（Tcl、Perl）
- 如果有芯片流片经验或竞赛获奖，务必重点提及
- 提前学习逻辑综合和静态时序分析的理论，并动手实践使用EDA工具
- 了解DFT基本概念，如Scan链插入、ATPG等
- 熟悉Linux环境和Tcl脚本编程，提升工作效率
面试指南
- 针对技术问题，采用“概念+流程+实例”结构：先阐述基本原理，再描述标准步骤，最后用项目实例说明
- 对于开放性问题，结合自身经历和对公司的了解，展示技术热情和匹配度
- 请解释逻辑综合的流程以及如何优化面积和时序？
- 静态时序分析中的setup和hold violation是什么？如何修复？
- 什么是DFT？介绍Scan chain的工作原理
- 你使用过哪些EDA工具？请举例说明一个使用场景
- 对MCU芯片有什么了解？为什么选择兆易创新？
- 复习数字集成电路设计教材，重点掌握综合、STA和DFT章节
职位点评
69
综合评分
芯片大厂校招，技术深度强，成长空间大，但工作地点固定且可能加班。
从起薪待遇、成长路径、工作节奏和岗位方向综合评估，方便比较职业起点。
更适合这类人
适合重视技术成长和行业前景，能够接受较高工作强度的求职者。
表现最好
成长发展
相对薄弱
工作生活
薪资福利65
成长发展85
工作生活40
使命价值80
薪资福利
65中等
薪资处于市场水准，但作为校招岗位，起始薪资合理，公司为上市公司，稳定性较好。
薪资信号市场水准 (18K-25K/月)
成长发展
85较高
岗位技术含量高，使用主流现代EDA工具，属于芯片设计核心环节，成长性强，但JD未明确提及培训或晋升。
技术前沿主流现代技术
技术栈逻辑综合、静态时序分析、DFT、Fusion Compiler、Design Compiler、PrimeTime
业务类型ambiguous
工作生活
40较低
仅现场办公，北京地理位置未明确，JD未提及弹性工作或WLB，芯片行业通常加班较多。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
80较高
芯片行业是高速增长赛道，国产替代意义重大，社会影响力较高，岗位涉及创新技术。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs