闻泰科技
EDA工程师(J10785)
EDA工程师(J10785)
发布于 大约 8 小时前普通员工/个人贡献者
西安市
中级经验
全职员工
仅现场办公
学历未注明
硬件工程
Eda
Pads
Pcb Layout
仿真布线
元件库
电子产品
AI 估算 · 8k–15k
西安EDA工程师薪资中等，3年经验对应8-15k，技能主流，行业需求稳定。
职位详情
关于这个职位
该职位主要负责电子产品（手机、平板、PC等）的PCB Layout设计工作，包括元件库建立、摆件、走线优化、仿真布线及出图审核
需要熟练使用Cadence、Pads等EDA工具，并具备独立完成项目和团队协作的能力
适合有3年以上Layout经验的硬件工程师
最低要求
年以上手机，平板，PC等电子产品LAYOUT工作
熟练使用Cadence,Pads等EDA工具
具有独立完成项目Layout能力
具有团队协同完成项目能力
工作职责
负责元件库建立工作
负责项目摆件，PCB LAYOUT工作
负责PCB走线优化，仿真布线优化工作
负责项目出图资料，检查，审核工作
负责板厂工程确认工作
收集试产问题改善工作
AI 洞察
优缺点分析
优点
- 积累电子产品硬件设计核心技能，PCB Layout是硬件工程师必备能力
- 闻泰科技为大型ODM厂商，项目经验丰富，有助于提升职业竞争力
- 西安地区硬件岗位相对稳定，生活成本较低
- 对时间节点要求严格，项目紧张时可能需要加班
- 适合细心、有耐心、喜欢硬件设计且希望深耕PCB Layout方向的工程师
缺点 / 挑战
- 工作需要细致耐心，重复性较高，长期盯着屏幕可能疲劳
角色解读
- 向资深EDA工程师或技术专家发展，深耕高速信号仿真或复杂多层板设计
- 可转向硬件系统设计或项目管理岗位，积累电子产品全流程经验
- 负责PCB Layout全流程设计，包括元件库建立、摆件、走线优化和仿真布线
- 输出项目出图资料，并进行检查和审核，确保设计质量
- 与板厂沟通工程确认，并收集试产问题推动改善
- 精通Cadence、Pads等EDA工具，能够高效完成复杂PCB设计
- 具备3年以上手机、平板、PC等电子产品Layout经验
- 拥有独立完成项目的能力，同时能协同团队推进工作
申请策略
- 关注闻泰科技的业务方向，如手机、平板、IoT产品，展示对该领域Layout的理解
- 突出3年以上Layout经验，列举独立完成的电子产品项目
- 详细说明熟练使用的EDA工具（Cadence、Pads等）及具体应用场景
- 强调对走线优化、仿真布线的实际成果，如信号完整性改善
- 可提前复习高速电路仿真知识（如HyperLynx、SIwave）
- 了解DFM（可制造性设计）和DFA（可装配性设计）原则
面试指南
- 用STAR法则描述项目：情境、任务、行动、结果，突出技术难点和解决思路
- 对比工具功能时，结合实际项目经验说明选择依据，不要空谈理论
- 请描述一个你独立完成的复杂PCB Layout项目，遇到了哪些挑战？
- Cadence和Pads你更擅长哪个？它们的主要区别是什么？
- 如何保证高速信号线的阻抗匹配？你常用哪些仿真工具？
- 在团队协作中，如何与其他工程师（如结构、硬件）沟通设计问题？
- 复习PCB Layout基础知识：叠层设计、走线规则、信号完整性等
- 准备1-2个成功项目案例，包括设计思路、工具使用和最终效果
职位点评
60
综合评分
西安手机平板PCB Layout岗，主流EDA工具，技能成长明确但WLB一般。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合注重技能积累和发展性动机，对WLB要求不高的硬件工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利60
成长发展70
工作生活50
使命价值50
薪资福利
60中等
薪资在西安属于中等水平，JD未提及福利，补偿性一般。
薪资信号未披露（AI估算：8K-15K/月）
成长发展
70中等
技术技能主流，有成长空间但未明确晋升机制，发展性中等偏上。
技术前沿主流现代技术
技术栈Cadence、Pads、EDA
业务类型ambiguous
工作生活
50较低
仅现场办公，未提及WLB，可能需配合项目加班，生活方式一般。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
50较低
电子产品硬件设计对社会影响力有限，行业成熟稳定，意义感一般。
行业发展稳定成熟行业
社会影响中性/一般
创新程度稳健跟随主流
闻泰科技 的其他在招职位
相似职位推荐
Watch Jobs