闻泰科技
EDA工程师(J14104)
EDA工程师(J14104)
发布于 大约 8 小时前普通员工/个人贡献者
西安市
中级经验
全职员工
仅现场办公
学历未注明
电子工程师
Pads
Pcb Layout
仿真布线
元件库
团队协作
硬件设计
AI 估算 · 10k–18k
西安电子行业，中级经验，EDA技能市场稀缺，薪资中等偏上。
职位详情
关于这个职位
负责手机、平板、PC等电子产品的PCB Layout设计，包括元件库建立、摆件、走线优化、仿真布线及出图审核，需要3年以上经验并熟练使用Cadence、Pads等EDA工具，适合有硬件设计背景的工程师
最低要求
年以上手机，平板，PC等电子产品LAYOUT工作
熟练使用Cadence,Pads等EDA工具
具有独立完成项目Layout能力
具有团队协同完成项目能力
工作职责
负责元件库建立工作
负责项目摆件，PCB LAYOUT工作
负责PCB走线优化，仿真布线优化工作
负责项目出图资料，检查，审核工作
负责板厂工程确认工作
收集试产问题改善工作
AI 洞察
优缺点分析
优点
- 行业需求稳定，尤其在消费电子领域，技能积累长期有效
- 掌握主流EDA工具，职业通用性强，可跨行业应用
- 公司为大型ODM企业，项目经验丰富，平台规范
- 项目周期紧张，可能面临加班赶工期的情况
- 岗位偏执行，创新空间有限，需要持续学习新技术
- 适合细心踏实、热爱硬件设计、希望在PCB Layout领域深耕的工程师
缺点 / 挑战
- 工作内容重复性较高，长时间面对Layout细节，需耐心细致
角色解读
- 可向高级EDA工程师或PCB设计专家发展，负责更复杂高速电路设计
- 可转型硬件设计工程师，参与电路原理图设计
- 有机会晋升为技术主管或项目管理角色，带领团队完成项目
- 负责建立和维护电子元件库，确保设计数据准确
- 承担PCB Layout设计，包括元件摆件和布线优化
- 进行仿真布线优化，提升信号完整性
- 输出设计图纸并审核，与板厂沟通制造确认
- 精通Cadence和Pads等EDA工具，能高效完成PCB设计
- 具备独立完成复杂Layout项目的能力
- 熟悉仿真布线优化方法，了解信号完整性基础
- 良好的团队协作和沟通能力，能协同完成项目
申请策略
- 了解闻泰科技的产品线（如手机、平板），在简历中体现相关经验
- 展示对工艺和制造流程的理解，如DFM检查
- 突出过往独立完成的PCB Layout项目，附上设计亮点和成果
- 详细列出使用的EDA工具版本和熟练程度
- 强调团队协作经验和跨部门沟通案例
- 提前复习Cadence和Pads的高级功能，如约束管理、差分对设计
- 学习信号完整性（SI）和电磁兼容（EMC）基础知识，提升仿真能力
面试指南
- 用STAR法则（情境、任务、行动、结果）描述项目经验
- 技术问题先讲原理再举例，强调实际应用和效果
- 请描述一个你独立完成的复杂PCB Layout项目，遇到什么困难？
- 如何使用Cadence进行差分对走线？如何优化信号完整性？
- 如何确保Layout设计的可制造性？
- 团队协作中与硬件工程师或结构工程师冲突如何解决？
- 对高速PCB设计有哪些经验？
- 复习Cadence和Pads操作流程，准备好个人项目作品集
职位点评
60
综合评分
主流EDA工具、中级Layout岗位，成长空间中等，现场办公，福利未明确。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合注重技能积累和职业发展，对薪资稳定有要求，能接受现场办公节奏的求职者。
表现最好
成长发展
相对薄弱
使命价值
薪资福利65
成长发展70
工作生活50
使命价值40
薪资福利
65中等
薪资面议，但根据西安电子行业平均水平，薪资尚可，福利未明确提及。
薪资信号面议 (10K-18K/月)
成长发展
70中等
使用主流EDA工具，成长路径清晰，但JD未明确提及培训或晋升。
技术前沿主流现代技术
技术栈Cadence、Pads、PCB Layout、仿真布线
业务类型ambiguous
工作生活
50较低
现场办公，未提及弹性或WLB，可能面临加班。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
40较低
电子制造行业成熟稳定，社会影响力一般。
行业发展稳定成熟行业
社会影响中性/一般
创新程度稳健跟随主流
闻泰科技 的其他在招职位
相似职位推荐
Watch Jobs