英伟达
Senior ASIC Verification Engineer - PMU
Senior ASIC Verification Engineer - PMU
发布于 6 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程
硬件工程
Asic设计
Risc-V架构
Rtl编码
低功耗技术
前端设计
硅后调试
英语沟通
值不值得投
80综合评分
综合评分 80
顶尖芯片平台、前沿技术驱动、高成长空间，研发节奏紧凑
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
6.0万
比硬件工程中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 280 个在招 · 其中硬件工程 18 个
市场机会
选择面较广
上海 · 硬件工程 · 约 900 个在招
职位详情
关于这个职位
本职位主要负责AI数据中心下一代PMU（电源管理单元）IP的架构定义与微架构实现
候选人需与全球软硬件团队协作，完成电源特性架构设计、硅后调试支持及RTL代码转化
岗位聚焦芯片能效优化，要求扎实的ASIC前端设计功底与流畅的英语沟通能力
最低要求
电子工程或计算机工程学士或硕士学位
年以上相关工作经验，优先考虑拥有硕士学位或同等经验的候选人
具备出色的沟通技巧，英语口语流利（因该职位需要与美国和印度的外部团队进行频繁沟通）
熟悉前端ASIC设计
工作职责
与生产软件团队和电源架构团队协作，为各种电源特性定义架构/微架构
了解PMU功能对系统的影响，并支持硅后调试（silicon debug）
将微架构实现为RTL设计
优先资格
具有有源电源/低功耗设计经验
若非电源相关领域，曾在其他系统级控制功能中担任类似角色
AI 洞察
优缺点分析
优点
- 依托顶尖平台接触AI数据中心核心芯片研发
- 技术栈前沿（RISC-V+PMU），行业认可度极高
- 全球化团队锻炼国际化视野与技术交流能力
- 芯片研发周期长，迭代节奏快，对细节与稳定性要求极高
- 适合具备扎实数字IC基础、追求技术深度、能适应高强度研发节奏且英语沟通流畅的硬件工程师
缺点 / 挑战
- 需频繁对接美印团队，跨文化沟通与异步协作压力大
角色解读
- 可向高级芯片架构师或电源管理专家方向发展
- 积累流片经验后可晋升至技术负责人，主导新一代芯片电源子系统研发
- 负责AI数据中心芯片PMU模块的架构定义与微架构设计
- 将设计需求转化为RTL代码并配合完成硅后调试
- 与全球软硬件团队紧密协作确保电源管理功能落地
- 精通前端ASIC设计与RTL编码规范
- 掌握电源管理单元(PMU)架构及低功耗设计原理
- 具备优秀的跨时区英语沟通能力与系统级调试经验
申请策略
- 提前研究英伟达最新GPU架构的电源管理方案
- 准备清晰的过往项目案例，重点说明复杂调试问题的排查路径
- 突出RTL设计项目经验、PMU/低功耗模块设计细节
- 量化展示参与流片或硅后调试的具体成果与问题解决率
- 强化SystemVerilog/UVM验证知识以配合调试流程
- 深入研读RISC-V架构与主流电源管理协议
- 提升技术文档撰写与英文汇报能力
面试指南
- 采用STAR法则结构化回答，突出背景、任务、行动与结果
- 强调“需求分析-架构设计-RTL实现-仿真验证-硅后反馈”的完整闭环
- 量化关键指标，清晰展示技术决策依据与权衡过程
- 请描述你参与过的最复杂的PMU或低功耗模块设计
- 遇到硅后调试问题时你的排查思路是什么？
- 如何保证RTL设计与架构需求的一致性？
- 复习数字IC设计基础与常见电源管理电路拓扑
- 梳理过往项目中遇到的典型Bug及解决过程
职位点评
薪资福利85
成长发展90
工作生活60
使命价值80
薪资福利
85较高
行业头部企业提供极具竞争力的薪酬与奖金体系，福利完善，对补偿性动机满足度很高
薪资信号偏高 (4.0千–8.0万/月)
成长发展
90较高
岗位直接参与AI数据中心核心芯片研发，技术栈前沿，成长空间广阔
技术前沿前沿/新兴技术
技术栈ASIC、RTL、PMU、RISC-V、低功耗设计
业务类型profit_center
工作生活
60中等
硬件研发通常需现场办公，虽未明确加班情况，但芯片行业节奏较快，WLB中等
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
致力于提升AI算力能效，技术成果直接赋能全球数据中心与智能设备，社会价值显著
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
英伟达 的其他在招职位
相似职位推荐
Watch Jobs