Etched
PCB Layout Engineer (Taiwan)
PCB Layout Engineer (Taiwan)
发布于 4 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程
硬件工程
Hdi设计
Pcb Layout
信号完整性
数据中心
电源分配网络
硬件工程
阻抗控制
高速信号完整性
值不值得投
69综合评分
综合评分 69
前沿AI芯片领域的高级硬件设计岗，技术挑战大，提供国际平台，但WLB信号不足。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
2.5万
比硬件工程中位数低
发布情况
新岗位 · 今天发布
公司情况
公司还在招多个职位
8 个在招
市场机会
选择面较广
台北 · 硬件工程 · 71 个在招
职位详情
关于这个职位
该职位为Etched公司招聘PCB Layout工程师，工作地点位于中国台湾台北
你将负责使用Cadence Allegro等工具，设计和优化用于高性能数据中心产品的PCB板，核心工作包括高速信号设计（100G）、电源分配网络、复杂HDI叠层设计等，以确保产品达到高性能、高可靠性的标准
最低要求
电子工程、电子学或相关领域的学士学位
高级学位或认证者优先
年PCB layout设计经验，专注于高速信号、电源分配和HDI叠层，理想情况下有高性能数据中心产品经验
精通Cadence Allegro PCB设计工具
深入了解高速数字设计原理，包括信号完整性和阻抗控制
具有复杂HDI PCB设计及制造流程经验
了解电源分配网络设计和热管理技术，特别是数据中心应用
具备出色的问题解决能力和注重细节的品质
工作职责
使用Cadence Allegro进行高速PCB layout设计与优化，针对100G信号应用
实施阻抗匹配、布线策略和串扰抑制，以满足现代数据中心对性能的严苛要求
为前沿的数据中心硬件开发并实现电源分配网络
设计电源平面、去耦策略和热管理解决方案，以支持高性能系统，确保在重负载下的可靠性和效率
管理用于多层板的复杂高密度互连（HDI）PCB叠层设计
集成盲孔/埋孔和微孔，以满足数据中心系统的先进技术要求，增强信号完整性并实现紧凑的外形尺寸
与电气和机械工程团队合作，将PCB设计集成到整体系统架构中
在设计评审中提供关键意见，以优化性能、确保可制造性，并与数据中心环境下的系统级目标保持一致
AI 洞察
优缺点分析
优点
- 公司处于AI硬件赛道前沿，技术氛围浓厚，有机会接触最先进的ASIC产品
- 职位要求高，提供有竞争力的薪酬与股权，回报与贡献直接挂钩
- 需要持续跟进高速数字设计、先进封装和PCB工艺的最新发展，学习曲线陡峭
- 作为硬件实现的关键环节，需紧密配合上下游团队，沟通协调成本高
- 具备扎实硬件设计功底、追求技术深度、能接受高强度研发节奏的资深PCB工程师，尤其适合对AI芯片和高性能计算硬件有热情的候选人
缺点 / 挑战
- 参与构建下一代AI计算基础设施的核心硬件，技术挑战大，成长空间足
- 对PCB设计的精度、性能和可靠性要求极高，工作强度与压力可能较大
角色解读
- 技术专家路线：深耕高速硬件设计领域，成为PCB/SI/PI领域的技术权威，主导顶尖产品的硬件架构
- 管理路线：积累项目经验后，可带领PCB设计团队，负责产品硬件平台的整体规划与交付
- 跨界发展：凭借对硬件底层的深刻理解，向系统架构、芯片设计验证或硬件研发管理等方向拓展
- 负责高性能数据中心AI芯片的PCB板级物理设计与实现，确保电气性能
- 使用专业EDA工具（Cadence Allegro）进行高速信号布线、电源网络规划和复杂HDI叠层管理
- 与系统、电气、机械及制造团队紧密协作，将芯片级性能转化为可靠、可量产的硬件产品
- 精通Cadence Allegro PCB设计工具，具备10年以上高速、复杂PCB layout实战经验
- 深刻理解信号完整性（SI）、电源完整性（PI）原理及100G等高速接口设计规范
- 熟练掌握HDI PCB设计、制造工艺及材料特性，具备解决复杂布局布线挑战的能力
- 具备良好的跨团队沟通与协作能力，能理解系统架构并在设计中予以落实
申请策略
- 研究Etched公司及其AI推理ASIC产品，理解其技术路线与市场定位，在面试中体现你的热情与见解
- 准备几个能体现你处理极端设计挑战（如极端密度、超高速、严苛热管理）的详细案例
- 突出10年以上高速PCB layout项目经验，尤其是100G及以上速率、大型BGA、HDI叠层设计案例
- 详细描述使用Cadence Allegro完成的具体项目、解决的信号完整性/电源完整性难题及量化成果
- 展示与芯片、固件、结构、生产等团队协作，将设计转化为可靠产品的成功经验
- 深入学习AI芯片（如GPU/ASIC）的架构特点及其对PCB设计的特殊要求
- 关注先进的封装技术（如Chiplet）和高速互连标准（如PCIe Gen5/6）的最新进展
- 如有余力，了解基础的信号完整性仿真工具（如Cadence Sigrity）的原理
面试指南
- 使用STAR法则（情境、任务、行动、结果）来结构化你的回答，清晰展示你的决策过程和成果
- 强调你对原理的理解（如传输线理论、阻抗匹配、去耦电容布局）而非仅仅是经验操作
- 展现你的系统观：不仅关注PCB本身，更关注其在整机系统中的角色，以及与其它模块的配合
- 请描述一个你完成过的最复杂的PCB设计项目，最大的技术挑战是什么，你如何解决的？
- 在设计100G高速信号通道时，你如何确保信号完整性？请具体说明你的设计策略和考虑因素
- 当芯片团队提供的BGA扇出密度极高，且信号速率很快时，你的布局布线思路是怎样的？
- 你如何与电气工程师和机械工程师协作，确保PCB设计满足系统整体的性能、散热和可制造性要求？
- 你如何保持自己在PCB设计技术和高速数字领域知识的更新？
职位点评
薪资福利70
成长发展85
工作生活40
使命价值75
薪资福利
70中等
职位提供“有竞争力的薪酬包”和“慷慨的股权”，暗示薪资福利在市场水平之上，但具体数字未披露，存在不确定性。
薪资信号面议 (1.8千–3.2万/月)
福利待遇综合保险、其他顶级市场福利、美国硅谷总部入职体验
成长发展
85较高
该职位处于AI硬件的前沿领域，技术挑战大，要求10年以上经验，能深度锻炼高阶硬件设计能力，是明确的技术深耕路径。
技术前沿前沿/新兴技术
技术栈PCB Layout、Cadence Allegro、HDI、High-Speed Signaling、100G、Signal Integrity、Power Distribution
业务类型profit_center
工作生活
40较低
职位要求全职现场办公（Fully in-person），地点在台北，但未明确提及任何关于工作时间、弹性办公或工作生活平衡的信号。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
公司专注于构建下一代AI推理专用硬件，目标明确（10倍性能提升），行业处于高速增长赛道，具有一定的创新使命感。
行业发展高速增长赛道
社会影响中性/一般
使命信号redefining the infrastructure layer for the fastest growing industry in history
创新程度开拓性创新（行业首创）
Etched 的其他在招职位
相似职位推荐
Watch Jobs