思科
Memory IP CAD Engineer
Memory IP CAD Engineer
发布于 大约 11 小时前普通员工/个人贡献者
AI 估算 · 15k–25k · AI 参考估算
ZHUBEI, Hsinchu County, Taiwan
中级经验
本科
全职员工仅现场办公芯片设计
芯片设计
Drc
Eda Tools
Finfet
Sram
Svrf
Tcam
Tcl
Ic Physical Verification
值不值得投
69综合评分
综合评分 69
先进工艺内存IP CAD工程师，技术前沿、发展性强，薪资市场水准，但WLB未知。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
20K
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
46 个在招
市场机会
选择面较广
芯片设计 · 约 500 个在招
职位详情
关于这个职位
负责思科Silicon One团队中Memory IP（SRAM/TCAM）的CAD工程工作，包括开发DRC命令文件、构建和验证物理验证流程、编写自动化脚本以及开发IR/EM分析流程
该职位参与先进半导体工艺（7nm及以下FinFET）的内存解决方案设计，需要与架构师、设计师和经理紧密协作
最低要求
学历要求：电气工程、电子工程、计算机科学或相关领域的学士或硕士学位
经验要求：至少3年IC物理验证相关经验
工艺节点：具备7nm或以下FinFET先进工艺节点的实践经验
EDA工具精通：熟练使用Siemens Calibre（DRC/LVS/perc）、Totem、Redhawk、Synopsys IC Validator
脚本语言：深入了解SVRF、TVF、Tcl、Python或Shell脚本语言
语言能力：具备英语和中文（普通话）的强技术沟通能力
工作职责
命令文件开发：编写用于高级验证的DRC命令文件（例如冗余过孔检查/宽金属过孔计数检查等）
自动化工程：构建和维护自动化脚本，以简化物理验证流程
其他流程开发：开发IR/EM流程（使用Totem/Redhawk工具）
方法论开发：开发方法论并构建流程以验证Memory IP版图
AI 洞察
优缺点分析
优点
- 参与前沿半导体工艺（7nm FinFET）的内存IP开发，技术含量高
- 在思科这样的全球科技公司平台工作，有机会接触先进工具和项目
- 团队协作紧密，专注于技术卓越和流程优化，利于技能积累
- 技术要求高，需要持续学习EDA工具和工艺知识以保持竞争力
- 适合拥有IC验证经验、对半导体设计自动化（EDA）和先进工艺感兴趣、喜欢脚本编程和解决复杂技术问题的工程师
缺点 / 挑战
- 可能面临项目时间压力，需在严谨的验证流程中确保质量
- 工作地点在台湾新竹，对部分求职者可能有地理或生活适应挑战
角色解读
- 成为资深CAD工程师或验证专家，深入内存IP和先进工艺领域
- 晋升为技术经理或团队负责人，带领小型项目团队
- 向芯片设计架构师或技术总监方向发展，参与更高层次的技术决策
- 开发和维护物理验证的DRC命令文件，确保内存IP版图符合工艺规则
- 构建自动化脚本和流程，提升验证效率和准确性
- 参与IR/EM分析流程的开发，优化芯片电气性能
- 与团队协作，解决先进工艺节点下的复杂技术挑战
- 精通IC物理验证流程和EDA工具，如Siemens Calibre、Synopsys IC Validator
- 熟练掌握Tcl、Python等脚本语言，用于流程自动化
- 具备7nm FinFET等先进半导体工艺知识
- 拥有良好的英语和中文技术沟通能力
申请策略
- 研究思科Silicon One团队的技术方向和最新产品，了解内存IP在其中的应用
- 准备面试时，重点展示解决复杂验证问题的案例，并强调团队协作精神
- 突出使用Calibre、IC Validator等EDA工具进行物理验证的具体项目经验
- 列举使用Tcl/Python开发自动化脚本的案例，强调效率提升成果
- 详细描述在7nm或以下FinFET工艺中的工作经历
- 提及英语和中文沟通能力，以及在跨国团队中的协作经验
- 深入学习Siemens Calibre高级功能和SVRF/TVF脚本，提升验证方法论
- 强化Python脚本编写能力，专注于数据分析和流程自动化
面试指南
- 使用STAR法则（情境、任务、行动、结果）来组织回答，突出个人贡献和技术深度
- 强调对EDA工具的理解和实际应用，提供具体代码或流程示例
- 展示问题解决能力，从技术挑战中学习并优化方法
- 请描述你如何开发一个DRC命令文件来验证内存IP版图？
- 你使用过哪些自动化脚本工具来优化物理验证流程？具体是如何实现的？
- 请解释IR/EM分析在芯片设计中的重要性，你如何使用Totem/Redhawk工具进行开发？
- 在处理7nm FinFET工艺的物理验证时，你遇到过哪些挑战？是如何解决的？
- 你如何确保与架构师和设计师的有效协作？
职位点评
薪资福利70
成长发展85
工作生活50
使命价值65
薪资福利
70中等
该职位未在JD中披露薪资，但基于市场水平估算为中等偏上，思科作为跨国企业通常提供有竞争力的薪酬福利。
薪资信号未披露（AI估算：15K-25K/月）
成长发展
85较高
职位涉及先进工艺节点（7nm FinFET）和前沿EDA工具，提供技能成长和技术深度发展的机会。
技术前沿前沿/新兴技术
技术栈IC Physical Verification、Siemens Calibre、SVRF、Tcl、Python、SRAM、TCAM、FinFET
业务类型ambiguous
工作生活
50较低
JD未明确提及工作模式或WLB信号，工作地点在台湾新竹科学园区，可能要求现场办公，生活便利性取决于个人情况。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
65中等
半导体行业处于增长赛道，但职位偏向技术实现，社会影响力中性，公司使命聚焦于技术创新和协作。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
思科 的其他在招职位
相似职位推荐
Watch Jobs