思科
Hardware Engineer
Hardware Engineer
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程师
硬件工程师
Asic调试
Fpga开发
Verilog/Vhdl
信号完整性
原理图设计
硬件设计
系统调试
跨部门协作
高速Pcb
值不值得投
81综合评分
综合评分 81
AI算力硬件核心研发岗、技术栈前沿、全链路开发体验佳，WLB中规中矩
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.0万
与硬件工程师中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
54 个在招 · 其中硬件工程师 5 个
市场机会
选择适中
新竹 · 硬件工程师 · 30 个在招
职位详情
关于这个职位
负责下一代超大规模交换机硬件平台的设计与开发，涵盖系统/板级规范制定、原理图设计、FPGA开发及ASIC系统调试
需跨部门协作解决设计问题，并在实验室进行信号完整性测试与故障排查，推动产品从设计到量产的全流程落地
最低要求
电气、计算机或通信工程学士或硕士学位，7年以上相关经验，或硕士5年以上经验
熟悉常见硬件技术，包括电源、时钟、内存、CPU及各类系统接口
具备复杂高速板级设计与板级调试经验
掌握原理图/布局布线、硬件调试与系统级测试经验
能与软件团队协作完成系统调试、移植及设备寄存器级配置
工作职责
定义并设计基于Silicon One或商用ASIC的下一代超大规模交换机硬件及CPU子系统
负责系统与板级规范制定、原理图绘制、FPGA设计及ASIC/系统级调试与故障排除
协同ASIC、DFT、信号完整性、软件、诊断与制造团队解决设计问题
使用示波器等仪器在实验室进行调试与故障排查
作为主要供应商的技术联络人对接产品相关事宜
优先资格
熟悉25G至1.6T高速以太网接口与光模块技术
有数据中心/服务器/HPC领域的x86或ARM CPU开发经验
精通原理图、PCB及Verilog HDL/VHDL设计
具备实验室产品调试与设计验证经验
了解以太网协议者优先
熟悉DRAM、CPU子系统及PCIe、I2C、SPI、MDC/MDIO等控制接口
具备自驱力、团队协作与强沟通能力
AI 洞察
优缺点分析
优点
- 聚焦AI算力基础设施前沿赛道，技术栈深厚且具备行业壁垒
- 依托跨国巨头平台，接触顶级供应链与先进制程工艺
- 全链路开发模式利于积累从设计到量产的完整项目经验
- 需频繁对接海外团队与核心供应商，沟通成本高
- 对高速信号处理与底层协议理解要求极高
- 适合追求硬核技术深耕、抗压能力强且希望参与国家级/行业级基础设施项目的资深硬件工程师
缺点 / 挑战
- 硬件迭代周期长，调试与验证压力较大
角色解读
- 可向资深硬件架构师或技术专家发展，深入AI算力网络底层硬件创新
- 亦可转向硬件项目管理或技术负责人角色，主导新一代芯片平台演进
- 可横向拓展至芯片架构设计或硬件测试验证领域，拓宽技术广度
- 负责AI时代核心网络设备（交换机）的硬件架构设计与板级开发
- 主导原理图绘制、FPGA逻辑设计及ASIC系统级调试
- 在实验室使用专业仪器排查信号完整性与硬件故障
- 精通高速PCB设计、电源/时钟/内存架构及主流接口协议（PCIe/I2C/SPI）
- 熟练掌握Verilog/VHDL及EDA工具
- 具备扎实的电路调试与跨部门协同能力
申请策略
- 准备详细的项目技术文档或专利清单
- 提前了解思科Silicon One平台战略，展现对行业技术路线的匹配度
- 突出高速板级设计案例、复杂系统调试成果及跨团队协同经验
- 量化PCB层数、信号速率及良率提升数据
- 清晰展示个人在硬件设计全流程中的独立贡献与关键决策节点
- 强化高速串行接口协议物理层知识
- 补充SI/PI仿真工具使用能力
- 关注AI服务器硬件架构演进趋势
面试指南
- 采用STAR法则结构化回答，重点突出问题分析路径、工具链使用、跨部门协作机制及最终量化结果
- 强调底层原理理解与工程实践的结合
- 请分享一个你处理过的最复杂的高速PCB信号完整性问题及解决过程
- 如何评估和选型数据中心交换机的电源与散热方案
- 在ASIC Bring-up阶段遇到软硬件联调瓶颈时，你的排查思路是什么
- 复习高速数字电路设计基础与常见EMI/ISSI问题
- 梳理过往项目中涉及的关键接口协议时序与阻抗匹配案例
- 了解当前AI交换机主流拓扑与芯片生态
职位点评
薪资福利85
成长发展90
工作生活65
使命价值80
薪资福利
85较高
薪资处于台湾地区科技业中高水平，结合上市公司背景与年终奖机制，整体薪酬竞争力较强。
薪资信号偏高 (2.2千–3.8万/月)
成长发展
90较高
深度参与AI时代核心硬件平台研发，技术栈前沿且全链路覆盖，内部协作与成长空间广阔。
技术前沿前沿/新兴技术
技术栈Silicon One、高速以太网、FPGA、ASIC调试、Verilog/VHDL、PCIe
业务类型profit_center
工作生活
65中等
硬件研发通常需配合产线进度与实验室排期，工作节奏偏稳态但阶段性强度较高；JD未明确弹性工时，推测以现场办公为主。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
致力于构建AI时代数字世界基础设施，技术成果直接赋能全球企业数字化转型，社会价值与技术使命感显著。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号revolutionizing how data and infrastructure connect、power how humans and technology work together
创新程度积极采用新技术
思科 的其他在招职位
相似职位推荐
Watch Jobs