
普通员工/个人贡献者
综合评分 71
稳定外企、技术栈主流、芯片验证核心岗,WLB一般但成长性强。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估,方便横向比较。
薪资怎么样
2.3万
比硬件工程师中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
50 个在招 · 其中硬件工程师 3 个
市场机会
选择适中
新北 · 硬件工程师 · 28 个在招
负责思科下一代交换机核心ASIC芯片的验证工作,利用SystemVerilog与UVM方法学搭建高效测试平台,定义并优化验证流程
电子工程(EE)或通信工程(CE)学士或硕士学位
设计基于UVM/SystemVerilog的测试平台(testbenches)
具备C++基础、脚本编写经验(Python, Perl, TCL, shell编程)
优点
缺点 / 挑战
薪资处于台湾地区硬件研发市场中上水平,上市公司福利体系完善,职业稳定性强。
接触业界领先的ASIC验证流程与高速网络设备技术,技术成长空间大,内部知识共享氛围浓厚。
硬件研发通常需配合仿真与调试设备现场作业,工作节奏受项目节点影响,但大厂制度相对规范。
参与构建全球互联网基础设施的核心交换设备,具有显著的行业价值与技术使命感。
思科 的其他在招职位