SOC DFT工程师(J15292)

优缺点分析

角色解读

• 从DFT工程师成长为DFT技术专家或DFT团队负责人
• 向芯片设计全流程（前端设计、验证）拓展
• 积累量产经验后可转向硅后测试或良率工程方向
• 实现并验证SoC全芯片的Memory BIST，生成ATE测试向量
• 制定并落地SoC全芯片DFT策略
• 持续提升测试覆盖率并进行yield分析
• 参与SoC芯片整体设计工作
• 精通Memory BIST/BISR，熟悉DFT设计工具与SoC设计流程
• 熟练使用Perl、Tcl、Shell脚本提升设计自动化效率
• 熟悉常用EDA仿真工具
• 良好的沟通与团队协作能力

申请策略

• 面试前了解联影自研芯片的产品方向与应用场景
• 准备一次完整的DFT插入到量产导入的复盘讲述
• 量化DFT项目成果（覆盖率提升、面积开销、量产良率）
• 突出Memory BIST/BISR的完整tape-out与量产经历
• 展示Perl/Tcl/Shell自动化脚本的实际产出
• 注明制程节点（尤其22nm及以下）与所用EDA工具链
• 深化MBIST算法与BISR修复机制细节
• 补充ATE平台（如爱德万/泰瑞达）测试程序开发经验

面试指南

• 用需求-方案-实现-硅后验证的结构讲述DFT项目
• 强调覆盖率、面积、时序的权衡逻辑
• 展示脚本自动化对效率的量化提升
• 请介绍你负责过的Memory BIST实现方案与验证方法
• 如何制定一颗SoC的整体DFT策略（scan/boundary scan/mbist）？
• 测试覆盖率从95%到99%通常会遇到什么瓶颈，你怎么解决？
• yield下降时你的分析路径是什么？
• 你用Perl或Tcl写过哪些提升效率的自动化脚本？