阿里巴巴
平头哥-DDR 设计高级工程师/专家-上海
平头哥-DDR 设计高级工程师/专家-上海
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Ddr Phy
Ddr协议
Dfx
Hbm
Lpddr
Verilog/Systemverilog
数字逻辑设计
数模混合设计
时序分析
值不值得投
80综合评分
综合评分 80
顶尖芯片平台、高技术壁垒、高薪资回报，适合深耕底层硬件架构的专家型人才
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
5.5万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 4290 个在招 · 其中芯片设计 约 160 个
市场机会
选择面较广
上海 · 芯片设计 · 约 490 个在招
职位详情
关于这个职位
该职位主要负责DDR PHY的数字逻辑开发、协议分析及系统方案设计，包括时序调节和training算法设计
需具备全面的数字系统设计交付经验及数模混合设计能力，熟悉主流DDR协议，有相关测试或控制器设计经验者优先
最低要求
有较全面的数字系统设计和交付经验
有数模混合系统设计经验
至少熟悉DDR/LPDDR/GDDR/HBM协议之一.
工作职责
负责DDRPHY的数字逻辑开发
DDR等相关协议的分析和系统方案的设计
时序调节和training算法的设计
DDR系统DFX功能的设计
优先资格
有DDR系统测试经验或DDR CTRL设计经验更佳
AI 洞察
优缺点分析
优点
- 处于半导体核心赛道，技术壁垒高，职业护城深
- 平台资源雄厚，接触业界最前沿的存储协议
- 技术迭代快，对底层原理和算法要求极高
- 项目周期长，调试难度大，需具备极强的耐心与细致度
- 喜欢钻研底层硬件技术、对数字逻辑设计有浓厚兴趣、具备扎实理论基础的高级工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 可向首席架构师方向发展，或转向更先进的存储接口标准（如GDDR6/7, HBM3/4）研发
- 负责DDR PHY（物理层）的数字电路设计与实现，确保信号完整性与时序正确性
- 精通数字前端设计流程，深入理解DDR/LPDDR等存储接口协议，掌握数模混合设计方法
申请策略
- 准备详细的项目案例，重点阐述在复杂时序约束下的问题解决思路及仿真验证策略
- 突出DDR PHY具体模块的设计经验，量化时序收敛成果，强调对特定协议（如LPDDR5）的深度理解
- 补充SystemVerilog验证语言技能，学习UVM验证方法论，关注最新JEDEC标准文档
面试指南
- 采用STAR法则（情境、任务、行动、结果），结合具体波形截图或仿真数据，展示从协议分析到RTL实现再到验证闭环的全过程
- 请详细描述你设计的DDR PHY模块架构及关键难点
- 如何保证DDR接口在不同工艺角和温度下的时序收敛？
- 解释一下DDR Training过程及其算法实现原理
- 数模混合设计中，如何处理数字噪声对模拟性能的影响？
- 复习JEDEC DDR标准文档，梳理过往项目中遇到的典型Timing Violation案例及解决方案，准备架构图手绘演示
职位点评
薪资福利85
成长发展90
工作生活60
使命价值75
薪资福利
85较高
作为上市巨头企业的核心研发岗，提供极具竞争力的薪酬包及完善的福利体系，满足度高。
薪资信号偏高 (4.0千–7.0万/月)
成长发展
90较高
涉及前沿存储接口技术与算法设计，技术含量高，成长空间大，符合发展性动机。
技术前沿前沿/新兴技术
技术栈DDR PHY、Digital Logic Design、Mixed-Signal Design、Training Algorithm、DFX
业务类型profit_center
工作生活
60中等
大厂核心研发岗通常工作强度较大，虽可能有弹性机制，但整体WLB一般，未明确提及特殊福利。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
服务于高性能计算与数据中心基础设施，具有明确的商业价值和技术推动力，社会影响力间接体现。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
阿里巴巴 的其他在招职位
相似职位推荐
Watch Jobs