联影医疗
SOC低功耗设计工程师(J12433)
SOC低功耗设计工程师(J12433)
发布于 5 天前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Dvfs
Powerpro
Ptpx
Rtl
Soc
Spyglass
低功耗设计
微电子
值不值得投
73综合评分
综合评分 73
自研SoC低功耗核心岗，技术纵深大、稀缺性强，薪资有竞争力，WLB未知
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
4.8万
与芯片设计中位数基本持平
发布情况
正常在招 · 5 天前发布
公司情况
这家公司招聘很活跃
88 个在招 · 其中芯片设计 3 个
市场机会
选择面较广
上海 · 芯片设计 · 约 490 个在招
职位详情
关于这个职位
该职位负责自研IP的RTL低功耗设计规则制定，统筹整个SoC的场景功耗目标制定、分析与达成，并与中后端设计人员协作完成SoC低功耗流程
适合有5年以上低功耗设计经验、希望在高端医疗影像芯片领域深耕的微电子人才
最低要求
研究生以上学历，微电子相关专业，具备5年以上的低功耗设计相关经验
熟练使用RTL级低功耗设计工具如Spyglass或PowerPro
熟练使用PTPX功耗分析工具
工作职责
负责自研IP的RTL低功耗设计规则制定
负责整个soc的场景功耗目标制定，分析和达成
负责和中后端设计人员完成soc低功耗流程
优先资格
有过28/22nm实际量产经验，有过dfs/dvfs量产经验加分
AI 洞察
优缺点分析
优点
- 自研SoC低功耗方向人才稀缺，技术壁垒高
- 医疗影像芯片是国产化重点赛道，长期前景好
- 负责整个SoC功耗目标，技术影响力大
- 需要与中后端、场景多方博弈平衡，沟通成本高
- 先进工艺节点经验要求严格，需持续跟进新技术
- 适合有多年低功耗量产经验、希望在一个自研芯片平台上承担核心功耗责任的资深工程师
缺点 / 挑战
- 功耗目标直接关系产品成败，责任压力大
角色解读
- 可沿低功耗架构专家方向发展，主导旗舰芯片的功耗策略
- 也可转向芯片整体设计管理，带领SoC研发团队
- 积累医疗影像芯片经验后，在高端芯片领域竞争力突出
- 制定自研IP的RTL级低功耗设计规则，确保设计规范统一
- 统筹SoC整体场景功耗目标的制定、分析与达成
- 与中后端团队协作打通SoC低功耗设计流程
- 精通Spyglass、PowerPro等RTL低功耗设计工具与PTPX功耗分析
- 具备28/22nm工艺量产经验与扎实的低功耗架构知识
- 需要较强的跨团队协作能力，与中后端设计人员紧密配合
申请策略
- 面试前了解联影自研芯片的产品线与影像设备功耗痛点，展示对应用场景的理解
- 突出28/22nm等先进工艺的实际量产项目经历
- 量化展示你在项目中达成的功耗目标与优化成果
- 写明使用Spyglass、PowerPro、PTPX的具体工具链经验
- 补充DVFS等动态功耗管理技术的量产实践
- 了解UPF低功耗流程与中后端协作要点
- 关注医疗影像芯片对功耗的特殊需求场景
面试指南
- 用项目背景-你的角色-技术方案-量化结果的结构回答经验类问题
- 对流程协作类问题，先讲机制设计再讲具体沟通案例
- 强调功耗目标从制定到验证的闭环方法
- 请介绍你在28/22nm项目中的低功耗设计经验
- 如何制定和分解SoC的场景功耗目标
- 如何使用PTPX定位和解决功耗异常
- UPF低功耗流程中你与中后端如何协作
- DVFS量产落地的关键挑战是什么
职位点评
薪资福利78
成长发展82
工作生活55
使命价值72
薪资福利
78中等
资深芯片设计岗位在人才市场上薪资竞争力较强，JD未披露具体薪资与福利。
薪资信号未披露（AI估算：3.5千–6.0万/月）
成长发展
82较高
自研SoC低功耗核心岗位，技术纵深大，参与完整芯片研发流程，成长空间明确。
技术前沿前沿/新兴技术
技术栈低功耗设计、PTPX、DVFS、28/22nm、SoC
业务类型profit_center
工作生活
55较低
JD未提及办公模式与WLB信息，芯片研发节奏需以面试沟通为准。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
72中等
服务于高端医疗影像设备自研芯片，具有国产高端医疗装备的技术价值，JD未明确阐述使命。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
联影医疗 的其他在招职位
相似职位推荐
Watch Jobs