联影医疗
数字电路验证工程师 - 上海(J19740)
数字电路验证工程师 - 上海(J19740)
发布于 6 天前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Asic
Eda
Test Bench
数字验证
芯片设计
值不值得投
69综合评分
综合评分 69
上海联影数字验证工程师，Test Plan与Test Bench编写，硕士门槛、System Verilog与脚本必备
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.1万
比芯片设计中位数高
发布情况
正常在招 · 5 天前发布
公司情况
这家公司招聘很活跃
88 个在招 · 其中芯片设计 3 个
市场机会
选择面较广
上海 · 芯片设计 · 约 490 个在招
职位详情
关于这个职位
数字电路验证工程师（上海）：根据设计规格编写Test Plan与Test Bench完成验证并输出验证文档
要求微电子/电子/通信/计算机硕士，熟悉ASIC设计流程与EDA工具，掌握System Verilog及Perl/Python脚本
最低要求
硕士及以上学历，微电子、电子、通信、计算机等相关专业
熟悉ASIC设计流程，有数字设计EDA工具使用经验
掌握一门硬件设计语言如System Verilog或Verilog
掌握一门脚本语言如Perl、Python或Shell
有较强的学习能力、分析能力、沟通能力，有较好的团队合作精神
工作职责
根据设计规格编写Test Plan
根据Test Plan要求编写Test Bench并完成验证
完成验证文档编写
AI 洞察
优缺点分析
优点
- 验证人才长期需求稳定
- 自研芯片平台验证主导权
- 硕士门槛岗位竞争力强
- 脚本与语言栈学习量大
- 硕士门槛明确
- 微电子硕士、想在芯片验证方向深耕的工程师
缺点 / 挑战
- 验证覆盖度压力大
角色解读
- 可向验证专家或验证经理发展
- 医疗芯片验证方向稀缺
- 编写Test Plan与Test Bench完成芯片验证
- 输出验证文档，保障ASIC设计质量
- System Verilog验证能力
- ASIC流程与EDA工具
- 脚本自动化经验
申请策略
- 准备一份验证计划样例，展示方法与严谨性
- 突出验证项目与覆盖率成果、System Verilog UVM经验、脚本自动化案例
- 学习UVM验证方法学，深化覆盖率驱动验证
面试指南
- 用方法学讲验证
- 用数据讲覆盖率
- 用工具讲效率
- 验证计划如何编写
- UVM框架理解
- 覆盖率怎么收敛
- 脚本自动化经验
- 复习验证方法学，梳理项目清单，了解联影芯片产品
职位点评
薪资福利70
成长发展76
工作生活55
使命价值70
薪资福利
70中等
数字验证岗薪酬中上，JD未披露具体薪资。
薪资信号未披露（AI估算：2.2千–4.0万/月）
成长发展
76中等
ASIC验证纵深成长，医疗自研芯片稀缺方向。
技术前沿主流现代技术
技术栈System Verilog、UVM、ASIC
业务类型profit_center
工作生活
55较低
JD未提及办公模式，验证攻坚期或偏忙。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
保障医疗芯片质量，价值较高。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
联影医疗 的其他在招职位
相似职位推荐
Watch Jobs