字节跳动
芯片泛工艺专家-芯片研发
芯片泛工艺专家-芯片研发
发布于 大约 3 小时前普通员工/个人贡献者
北京市
高级经验
全职员工
仅现场办公
本科
工艺工程
3D Ic
Cowos
Finfet
Gaa
Pdk
Pie
Spice
工艺整合
良率分析
AI 估算 · 40k–70k
5年以上芯片工艺专家，技术稀缺，字节平台加持，估算月薪4-7万，15薪。
职位详情
关于这个职位
该职位负责AI SoC芯片的工艺技术评估与优化，涵盖SPICE器件建模、PIE工艺整合及先进封装技术导入
你将与Foundry、封测厂和EDA厂商紧密合作，解决从设计到制造的核心工艺难题，推动芯片量产良率提升，是连接设计与制造的关键技术专家角色
最低要求
教育背景：本科及以上学历，微电子、材料科学、物理、电子工程等相关专业，具备扎实的半导体器件与工艺基础
工作经验：5年及以上半导体行业实战经验，同时具备Foundry工艺开发/量产项目及设计公司产品导入经验
核心技术能力：
）熟悉SPICE器件建模全流程，熟悉BSIM/PSP等主流模型原理，具备模型校准、验证、TK开发及量产模型问题排查能力
）熟悉PIE工艺整合核心技能，熟悉前道晶圆制造、后道封装工艺及良率分析方法（WAT/CP/FT数据分析、DOE设计、失效分析），具备工艺参数优化与量产良率提升实战经验
）熟悉Design platform全流程，熟悉PDK开发与应用（DRC/LVS/DFM规则、PCell、Tech File），能联动SPICE模型与PIE工艺优化PDK适配性
先进技术经验：具备3D IC、Chiplet、CoWoS/Fan-out等先进封装技术相关经验，能结合业务需求提供先进技术解决方案
综合能力：具备较强的问题分析与解决能力，能高效处理流片及量产中的工艺、模型类复杂问题
拥有优秀的跨团队协作能力，可顺畅对接Foundry、封测厂、设计团队及EDA厂商
英语可作为工作语言，能独立对接海外供应链及技术文档
工作职责
工艺技术评估与优化：负责AI SoC芯片工艺技术选型、评估与全周期优化，结合SPICE模型特性与PIE工艺参数，提升产品可制造性、电气稳定性及量产良率，解决工艺与设计交叉的核心技术问题
SPICE器件建模与验证：主导SPICE器件模型的定制、校准、验证及迭代优化，覆盖PVT全角落，制定模型测试方案（IV/CV/AC/Noise），负责模型数据收集、TK开发与交付，保障仿真精度与设计收敛，支撑DTCO（设计工艺协同优化）流程落地
PIE工艺整合与管控：主导前道晶圆制造（光刻/刻蚀/薄膜/沉积等）与后道封装测试的全流程PIE工艺整合，制定工艺整合方案与NPI（新产品导入）流程，负责流片、量产爬坡阶段的工艺参数管控、缺陷分析及良率根因定位，通过DOE实验与失效分析（FIB/EMMI）推动工艺优化
设计与工艺协同优化：结合AI SoC芯片架构、系统需求及PDK规范（DRC/LVS/DFM），从SPICE模型精度、PIE工艺适配性角度优化设计方案，推动设计与工艺协同，提升芯片性能、功耗及可靠性，解决设计端与制造端的工艺适配难题
先进技术跟踪与落地：跟踪FinFET/GAA、3D IC、Chiplet及先进封装（CoWoS/Fan-out等）技术趋势，评估新工艺、新材料、新模型的可行性，制定技术导入路线图，推动先进技术在产品中的落地应用
供应链协同与工艺改进及技术体系建设：与Foundry、封测厂、EDA厂商紧密合作，同步SPICE模型需求、PIE工艺标准及PDK开发规范，推动供应链端工艺改进、缺陷闭环及制造效率优化，建立快速响应机制解决量产中的工艺问题
同时负责SPICE模型库、PIE工艺规范、PDK应用手册等技术文档的编写与迭代，搭建工艺技术知识库，为团队提供SPICE建模、PIE工艺整合等技术培训，赋能跨部门协作
优先资格
拥有FinFET工艺开发及SPICE器件建模、PIE工艺整合复合经验者优先，主导过AI SoC芯片工艺落地项目者加分
有Foundry模型开发或设计公司模型定制应用经验者优先
具备脚本开发能力（Python/Tcl/Skill）者加分
熟悉TSV、混合键合等工艺者优先
AI 洞察
优缺点分析
优点
- 前沿技术栈，接触FinFET/GAA/3D IC等先进工艺，技术视野开阔
- 字节跳动平台大，资源充足，参与AI SoC核心项目，影响力大
- 薪资竞争力强，福利较好（但JD未提及具体）
- 跨团队协作机会多，可与Foundry、封测厂、EDA厂商等深入合作
- 技术复合度高，需要同时掌握SPICE建模、PIE工艺和PDK开发，学习曲线陡峭
- 与供应链和内部多团队协同，沟通成本高，需较强推动力
缺点 / 挑战
- 半导体行业工作节奏快，流片和量产阶段可能面临较大压力
- 适合有5年以上半导体背景，热爱工艺技术，愿意接受跨领域挑战的资深工程师
角色解读
- 可向技术专家或技术管理方向发展，成为芯片工艺领域的权威
- 可拓展至设计-工艺协同（DTCO）或先进封装技术领军角色
- 积累跨团队经验后，可转向产品导入或供应链管理
- 负责AI SoC芯片的工艺技术选型、评估与全周期优化，提升可制造性和良率
- 主导SPICE器件模型的定制、校准与验证，保障仿真精度和设计收敛
- 管理PIE工艺整合，包括前道制造和后道封装，解决流片及量产中的工艺问题
- 跟踪并导入FinFET/GAA、3D IC、Chiplet等先进技术
- 扎实的半导体器件与工艺基础，熟悉SPICE建模（BSIM/PSP）和PIE工艺整合
- 熟悉PDK开发与应用（DRC/LVS/DFM），具备脚本开发能力（Python/Tcl/Skill）
- 具备良率分析、DOE实验和失效分析能力
- 英语可作为工作语言，能对接海外供应链
申请策略
- 在简历中量化成果，如“将良率从XX%提升至XX%”
- 了解字节跳动的芯片业务方向和产品布局，面试中展现对AI SoC的理解
- 突出SPICE模型开发或PIE工艺整合的项目经验，特别是成功量产的案例
- 强调FinFET或先进封装（如CoWoS/Chiplet）的实战经验
- 展示与Foundry或封测厂合作的具体成果，如良率提升数据
- 列出脚本开发能力（Python/Tcl/Skill）和PDK相关工具链
- 补充TCAD或SPICE模型校准的深度学习
- 学习先进封装技术（3D IC/Chiplet）的新知识
面试指南
- 采用STAR法则（情境、任务、行动、结果）结构化回答，突出个人贡献和量化结果
- 对于技术问题，先解释原理，再结合实例说明，展示逻辑性和深度
- 对于协作问题，强调跨团队沟通和推动力，体现主人翁意识
- 请介绍你在SPICE模型校准中最具挑战性的案例，以及如何解决？
- PIE工艺整合中，如何通过DOE实验定位良率问题？
- 你对FinFET和GAA工艺的区别和挑战有哪些理解？
- 如何与Foundry和封测厂协作推动工艺改进？
- 请描述一个你主导的芯片流片项目，遇到哪些工艺问题，如何推动解决？
职位点评
77
综合评分
前沿芯片工艺专家，技术含金量高，薪资优厚，但工作强度可能较大。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
适合追求技术前沿、渴望深度成长、能承受高强度工作的资深半导体工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利85
成长发展90
工作生活45
使命价值80
薪资福利
85较高
该职位薪资竞争力强，公司平台大，但JD未披露具体福利，综合补偿性较高。
薪资信号未披露（AI估算：40K-70K/月）
成长发展
90较高
前沿技术（FinFET/GAA/3D IC），注重技术能力深度与跨领域协同，成长空间大。
技术前沿前沿/新兴技术
技术栈SPICE、PIE、FinFET、GAA、3D IC、Chiplet、CoWoS、PDK、良率分析
成长机会技术培训、知识库
业务类型ambiguous
工作生活
45较低
职位地点在北京，未提及远程或弹性，互联网工作节奏，生活平衡存在不确定性。
工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
使命价值
80较高
芯片自主可控是国家战略，技术含量高，对半导体产业发展有积极贡献。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
字节跳动 的其他在招职位
相似职位推荐
Watch Jobs