SH007-DFT工程师(J11834)

优缺点分析

角色解读

• 从DFT工程师起步，可向DFT专家或芯片设计全流程方向深入，成为芯片测试设计领域的核心人才
• 积累SoC级DFT架构经验后，有机会晋升为技术负责人或项目经理，带领团队进行芯片测试方案设计
• 未来可转向芯片设计验证、产品工程或EDA工具研发等相邻方向，拓宽职业路径
• 负责芯片DFT（可测试性设计）架构实现，使用Tessent等EDA工具进行扫描链、MBIST等测试电路的插入与验证
• 进行DFT模式下的时序约束与分析，确保芯片在测试模式下时序收敛
• 分析芯片测试中遇到的问题，与设计和测试团队协作提出解决方案
• 撰写DFT设计文档、实现报告和验证报告，沉淀设计经验
• 扎实的数字电路基础，熟悉Verilog/VHDL硬件描述语言，理解组合逻辑、时序逻辑和状态机
• 掌握Linux环境，具备Tcl/Perl/Python等脚本编程能力以自动化流程
• 了解半导体物理和CMOS工艺，熟悉芯片设计流程，有DFT概念（Scan、ATPG、BIST、JTAG）更佳
• 熟悉EDA工具（如VCS、Verdi、Design Compiler）或STA时序分析基础

申请策略

• 申请时注意豪威集团的业务方向（图像传感器），在面试中可结合对CIS芯片的理解展示兴趣
• 校招流程通常包含技术面和HR面，建议准备项目介绍和时序分析相关的基础问题
• 突出硕士期间的数字电路或IC设计相关项目，尤其是涉及DFT、扫描链、BIST等内容的课程设计或研究
• 强调掌握的EDA工具和脚本语言，如VCS、Verdi、Design Compiler、Tcl/Python，并附上具体使用场景
• 如果参加过集成电路设计竞赛或流片项目，务必重点描述，体现实战能力
• 提前学习DFT基本概念（Scan、ATPG、MBIST、JTAG），了解Tessent工具的基本流程
• 复习STA静态时序分析基础知识，理解时序约束和时钟树设计
• 练习Linux脚本编程，编写一些自动化小脚本来处理数据或文件操作

面试指南

• 遇到概念性问题，先给出定义，再解释其目的和意义，最后举例说明在实际芯片中的应用
• 对于流程类问题，可以按照'输入-步骤-输出'的逻辑阐述，并强调容易出错的地方和解决思路
• 项目类问题采用STAR法则（情境-任务-行动-结果），突出个人贡献和成果，并总结学到的经验
• 请解释什么是DFT（可测试性设计），为什么需要DFT？
• 扫描链是如何工作的？插入扫描链的步骤有哪些？
• 在Verilog中如何描述一个状态机？举例说明
• 什么是静态时序分析（STA）？有哪些基本检查项？
• 你如何用Tcl/Python脚本处理文本文件中的数据？