海光信息
2027校招-DFT工程师
2027校招-DFT工程师
发布于 9 天前管理培训生(管培生)
全职员工仅现场办公半导体封装测试
半导体封装测试
Atpg
Axi
Bist
Dft
Ic设计
Ieee 1149.1
Systemverilog
Tcl
半导体测试
值不值得投
81综合评分
综合评分 81
国产芯片龙头校招，技术成长空间大，社会价值高，适合深耕硬件技术的应届生
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便比较职业起点。
薪资怎么样
2.0万
比半导体封装测试中位数低
发布情况
正常在招 · 9 天前发布
公司情况
这家公司招聘很活跃
12 个在招
市场机会
选择不多
苏州 · 半导体封装测试 · 2 个在招
职位详情
关于这个职位
海光信息2027届校园招聘DFT工程师，主要负责芯片可测性设计（DFT），包括扫描链规划、BIST方案设计及ATPG测试向量生成
需熟悉SOC总线IP测试访问机制，并配合ATE完成量产导入与良率提升，是集成电路行业核心研发岗位
最低要求
微电子、集成电路、电子等相关专业应届毕业生（本科及以上）
数字设计基础扎实：掌握数字逻辑与时序分析，熟练 Verilog/SystemVerilog，了解综合与前端设计流程
熟悉通用 SOC 总线与常用 IP：掌握 AXI/AHB/APB，了解 CPU、DDR、PCIe、USB、DMA 等 IP 的接口与功能
理解 DFT 基本原理（扫描/BIST/ATPG/压缩），了解 IEEE 1149.1/1500/1687 标准，了解 Tessent、DFT Compiler、TetraMax 等工具者优先
具备脚本能力（Tcl 必备，Python/Perl 加分），能阅读英文技术文档
工作职责
完成扫描链（Scan）规划与插入、边界扫描（JTAG）设计实现
设计存储器自测试 MBIST 与关键模块 LBIST 方案
使用 ATPG 工具生成并压缩测试向量，完成仿真与故障覆盖率收敛
在 AXI/AHB/APB 等总线下规划 IP（CPU、DDR、PCIe、USB、DMA 等）的测试访问机制
配合 ATE 完成量产导入、测试失效诊断与良率提升
AI 洞察
优缺点分析
优点
- 海光作为国产CPU/GPU龙头，平台稳定且技术壁垒高
- DFT是芯片流片必经环节，职业护城河深
- 需要同时懂设计、验证和测试，知识体系庞大
- 对底层硬件原理感兴趣，逻辑思维严密，愿意深耕半导体垂直领域的应届生
缺点 / 挑战
- 流片节点压力大，需应对复杂的调试问题
角色解读
- 初级DFT工程师 -> 高级DFT专家 -> 芯片测试架构师或项目技术负责人
- 负责芯片从设计到量产前的可测性验证，确保芯片生产后能被有效测试
- 扎实的数电基础、熟悉主流SOC总线协议、掌握DFT工具链及脚本编程能力
申请策略
- 关注海光在高性能计算领域的最新动态，面试时展现对国产芯片自主可控的热情
- 突出数字电路课程设计、FPGA实战项目及相关的EDA工具使用经验
- 复习数字逻辑时序分析，熟悉AXI总线协议细节，练习Tcl脚本编写
面试指南
- 采用STAR法则描述项目经历，针对技术问题先讲原理再讲应用，结合具体案例说明解决问题的能力
- 请解释一下Scan Chain的工作原理及其优缺点
- MBIST和LBIST的区别是什么？如何设计一个基本的MBIST控制器？
- AXI总线有哪些通道？握手信号是如何工作的？
- 如何处理ATPG生成的测试向量覆盖率不足的问题？
- 重温《数字集成电路设计》相关章节，梳理常见总线协议时序图，准备一个完整的数字设计或验证项目案例
职位点评
薪资福利85
成长发展90
工作生活60
使命价值80
薪资福利
85较高
上市大厂校招提供有竞争力的起薪和完善的福利体系，稳定性高。
薪资信号市场水准 (1.5千–2.5万/月)
成长发展
90较高
接触前沿芯片设计与测试技术，拥有清晰的专业技术晋升路径。
技术前沿主流现代技术
技术栈DFT、ATPG、BIST、AXI、Verilog、Tessent
业务类型profit_center
工作生活
60中等
制造业属性可能导致一定的工作强度，但相比互联网大厂节奏相对可控。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
投身国产高端芯片自主研发，具有显著的社会价值和技术使命感。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
海光信息 的其他在招职位
相似职位推荐
Senior Mask Layout Design Engineer
英伟达 · 新竹市
AI 估算 · 6.0–10.0万6 小时前发布
Substrate IC Package Layout Design Engineer
Etched · 台北市
AI 估算 · 15.0–25.0万6 小时前发布
封装良率分析与提升工程师-Packaging Yield Analysis and Improvement Engineer(J21698)
长鑫存储 · 合肥市
AI 估算 · 1.5–2.5万15 小时前发布
封装缺陷检测与改善工程师-Packaging Defect Metrology and Improvement Engineer(J21701)
长鑫存储 · 合肥市
AI 估算 · 1.8–3.0万15 小时前发布
DFT Engineer
超威半导体 · 上海市
AI 估算 · 4.0–7.0万15 小时前发布
DFT DV Engineer
超威半导体 · 上海市
AI 估算 · 4.5–8.0万15 小时前发布
DFT DV Engineer
超威半导体 · 上海市
AI 估算 · 3.5–6.0万15 小时前发布
DFT Engineer
超威半导体 · 上海市
AI 估算 · 3.5–6.0万15 小时前发布
Watch Jobs