豪威集团
SH008-DFT 工程师_IP开发与集成方向(J11767)
SH008-DFT 工程师_IP开发与集成方向(J11767)
发布于 大约 14 小时前普通员工/个人贡献者
上海市
无经验要求
全职员工
仅现场办公
本科
芯片设计
Dft
Rtl设计
Systemverilog
形式验证
芯片测试
逻辑综合
静态时序分析
Apb/Ahb/Axi
AI 估算 · 18k–30k
校招芯片设计岗，技术要求高，半导体行业薪资有竞争力，上海地区平均薪酬较高。
职位详情
关于这个职位
该职位负责芯片IP的DFT设计与集成，使用Verilog/SystemVerilog开发可综合RTL，实现片上测试、监控与诊断功能
你将参与寄存器总线接口设计、验证调试，并参与逻辑综合和时序分析
适合有扎实数字设计基础、熟悉ASIC流程的应届生，加入豪威集团图像传感器芯片研发团队
最低要求
教育背景 —— 电气工程、微电子、计算机工程或相关专业本科及以上学历，2026 / 2027 届毕业生
数字基础与RTL —— 具备扎实的数字设计基础（状态机设计、数据通路设计、建立/保持时序、复位策略、时钟域）
熟练掌握Verilog/SystemVerilog及常用仿真工具
流程与协议 —— 熟悉ASIC设计流程，理解逻辑综合、静态时序分析与形式验证的基本概念
至少理解APB / AHB / AXI-Lite之一的信号与时序细节
编程与素质 —— 熟练掌握C/C++，能使用C对硬件建模并进行协同仿真
学习能力强，技术表达清晰
工作职责
RTL 设计与文档 —— 使用 Verilog/SystemVerilog 开发可综合 RTL，实现片上测试、监控与诊断模块——测试控制器、时序控制逻辑、测量与比对逻辑、故障检测与报告逻辑，并撰写相应设计文档
寄存器与总线接口设计 —— 构建结构清晰的寄存器组及总线接口（APB / AHB / AXI-Lite），支持固件配置 IP 并回读状态
验证与调试 —— 制定模块级验证计划，搭建含断言与检查器的测试平台，执行仿真，分析覆盖率，并通过波形分析定位问题
设计流程与协作 —— 参与逻辑综合、静态时序分析与形式验证
与模拟/混合信号、DFT 及 SoC 集成团队协作，将模拟故障模式转化为数字检测逻辑
AI 洞察
优缺点分析
优点
- 豪威集团是图像传感器领域头部企业，平台稳定，技术积累深厚
- DFT是芯片设计中关键环节，专业壁垒高，掌握后可迁移性强
- 参与完整ASIC流程，可系统学习数字IC设计全链路知识
- 校招岗位有系统培养，适合应届生快速成长
- 芯片设计工作强度较大，需要应对紧张的流片周期
- DFT领域相对垂直，初期需要掌握大量工具和协议，学习曲线陡峭
- 需要与多个团队协作，沟通协调要求高
缺点 / 挑战
- 适合对数字IC设计有强烈兴趣、具备扎实电路基础和编程能力的应届生，喜欢技术挑战和严谨工程流程
角色解读
- 从DFT工程师向芯片设计专家或DFT经理发展，可转向可测试性设计架构师
- 随着半导体行业国产化进程，经验积累后职业前景广阔
- 未来可参与更大规模SoC项目，向SoC集成或全流程设计方向进阶
- 负责芯片IP的DFT相关RTL设计，使用Verilog/SystemVerilog实现测试控制器、时序逻辑、故障检测等模块
- 设计寄存器组和APB/AHB/AXI-Lite总线接口，支持固件配置和状态回读
- 搭建验证平台，执行仿真、覆盖率分析，并调试波形定位问题
- 参与逻辑综合、STA和形式验证，与模拟/混合信号、SoC团队协作
- 扎实的数字设计基础，包括状态机、数据通路、时序分析、时钟域处理等
- 熟练使用Verilog/SystemVerilog和仿真工具（如VCS、Questa等）
- 熟悉ASIC设计流程，理解APB/AHB/AXI-Lite总线协议
- 掌握C/C++，能进行硬件建模和协同仿真
申请策略
- 了解豪威集团的图像传感器产品线，结合DFT在摄像头芯片中的作用
- 关注公司校园招聘时间节点，尽早投递并准备笔试
- 突出课程项目或实习中RTL设计经历，附上具体模块和工具使用
- 重点展示Verilog/SystemVerilog编程能力和仿真调试经验
- 如果有DFT或测试相关项目，单独列出
- 没有也可强调数字基础
- 体现C/C++建模能力，如参与过硬件协同仿真
- 复习数字电路核心知识，特别是时序分析和跨时钟域
面试指南
- 对于技术概念题，先给出定义，再结合项目经验说明应用场景
- 对于设计题，按'需求分析-模块划分-时序设计-验证调试'的逻辑回答
- 对于经验题，用STAR法则：情境、任务、行动、结果
- 什么是DFT？在芯片设计中它的目的和主要方法是什么？
- 描述一个你设计的复杂状态机或数据通路，如何保证时序正确？
- APB和AHB协议有什么区别？如何实现一个APB从设备？
- 解释建立时间和保持时间，如果发生违例如何处理？
- 如何用C/C++对硬件进行建模和验证？
职位点评
72
综合评分
豪威集团DFT校招岗，技术积累佳、行业前景好，但薪资福利未明示、工作弹性弱。
从起薪待遇、成长路径、工作节奏和岗位方向综合评估，方便比较职业起点。
更适合这类人
该职位最适合重视技术成长和行业前景的求职者，愿意接受现场办公和一定项目压力。
表现最好
成长发展
相对薄弱
工作生活
薪资福利70
成长发展85
工作生活55
使命价值70
薪资福利
70中等
上市公司平台，校招薪资通常有竞争力，但JD未透露具体薪酬福利，无法全面评估。
薪资信号未披露（AI估算：18K-30K/月）
成长发展
85较高
DFT工程师技术含量高，能深入芯片设计流程，成长空间大，适合长期发展。
技术前沿主流现代技术
技术栈DFT、Verilog、SystemVerilog、RTL、APB/AHB/AXI、逻辑综合、STA、形式验证、C/C++
业务类型ambiguous
工作生活
55较低
JD未提及工作时间和灵活性，芯片行业通常需要全职现场办公，生活质量取决于项目节奏。
工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）
使命价值
70中等
半导体行业属于国家重点发展领域，参与芯片测试设计有较大行业价值。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
豪威集团 的其他在招职位
相似职位推荐
Watch Jobs