Watch Jobs
Renesas logo
瑞萨电子
Sr Staff Digital Verfication Engineer
立即应聘

Sr Staff Digital Verfication Engineer

发布于 大约 15 小时前

普通员工/个人贡献者

上海市
高级经验
全职员工
仅现场办公
本科
硬件工程
Rtl仿真
Systemverilog
Uvm
混合信号验证
覆盖率分析
Ddr协议
门级仿真

AI 估算 · 35k–50k

资深验证工程师在上海半导体行业薪资较高，技术门槛高，市场竞争力强

职位详情

关于这个职位

该职位负责数字验证环境的设计与开发，使用SystemVerilog和UVM进行RTL和门级仿真，确保设计功能正确

你需要独立搭建验证平台，编写测试计划，并分析覆盖率数据
适合有8年以上经验、精通UVM和SystemVerilog的资深验证工程师

最低要求

Bachelor degree or master degree in CS/ME.

Minimum of 8 years’ experience.
Candidate should be familiar with System Verilog, UVM verification.
Have Verification experience (test plan, test bench, assertions, debugging designs, code coverage etc.).
Independent and self-managing.
Familiar with UVM source code or key UVM mechanism.
Familiar with industry standard verification tools and flow.
Familiar with basic computer architecture.

工作职责

Understanding the expected functionality of designs.

Designing and developing verification environment.
Improve the verification architecture and flow.
Running RTL and gate-level simulations/regression.
Code/functional coverage development, analysis and closure.

优先资格

Good IC verification skills and basic knowledge of logic and circuit design, good communication and problem solving skills.

Scripting and automation skills (python) is a plus.
Familiar with C/C++/Java or any object orientation program language, knowledge of software design pattern is a plus.
Has experience of setup over 100K lines verification environment.
Knowledge of DDR protocol is a plus.
Knowledge of Mixed signal verification is a plus.

AI 洞察

优缺点分析

优点

  • 瑞萨电子是全球领先的半导体公司，平台大，项目技术含量高
  • 接触前沿验证技术如UVM、混合信号验证，技能积累扎实
  • 职位资深，薪资水平高，福利完善
  • 需要持续学习新技术，验证方法学更新快
  • 适合有丰富验证经验、追求技术深度、愿意在半导体行业长期发展的资深工程师

缺点 / 挑战

  • 验证工作压力较大，尤其在项目交付阶段可能面临时间紧迫

角色解读

  • 可向验证架构师或技术专家方向发展，主导复杂芯片验证方案
  • 也可转向设计或系统级验证，或晋升为团队技术主管
  • 设计和开发数字验证环境，包括测试平台和验证组件
  • 执行RTL和门级仿真，进行回归测试和调试
  • 开发代码和功能覆盖率，分析并达到闭合要求
  • 精通SystemVerilog和UVM验证方法学，能独立搭建验证环境
  • 熟悉行业标准验证工具和流程，具备8年以上验证经验
  • 了解计算机体系结构和基本逻辑电路设计

申请策略

  • 了解瑞萨电子的产品线和在自动驾驶、IoT等领域的布局
  • 展示对验证流程优化的思考和贡献
  • 突出8年以上验证经验，特别是独立搭建验证环境的项目
  • 强调对UVM源码和机制的深入理解，以及覆盖率分析经验
  • 列出使用SystemVerilog、Python等语言的具体项目成果
  • 若掌握DDR协议或混合信号验证，可提升竞争力
  • 学习C++/Java等面向对象语言，了解设计模式

面试指南

  • STAR法则：描述情境、任务、行动和结果，突出个人贡献和技术难点
  • 对UVM机制问题，从框架原理出发，结合实际应用举例说明
  • 请描述一次你搭建复杂验证环境的经历，包括架构设计和遇到的问题
  • UVM中的sequence和sequencer是如何工作的？如何处理优先级？
  • 如何提高仿真覆盖率？你常用哪些覆盖组和断言？
  • 请解释门级仿真与RTL仿真的区别及常见问题
  • 你熟悉哪些DDR协议？对验证DDR控制器有什么经验？
  • 复习UVM核心机制，准备一个完整的验证环境搭建案例

职位点评

79
综合评分

大厂资深验证岗，薪资优异技术前沿，WLB一般偏灵活。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
适合追求高薪和技术深度的资深工程师，对工作生活平衡要求适中。
表现最好
薪资福利
相对薄弱
工作生活
薪资福利85
成长发展80
工作生活70
使命价值75

薪资福利

85较高

该职位薪资水平较高，瑞萨作为全球大公司福利完善，但具体薪资未披露，需面议。

薪资信号未披露（AI估算：35K-50K/月）
福利待遇远程工作选项、员工资源团体

成长发展

80较高

技术前沿，使用行业主流验证方法学，有成长空间，但未明确提及晋升通道。

技术前沿主流现代技术
技术栈SystemVerilog、UVM、RTL、门级仿真、覆盖率分析、Python、C++、DDR
成长机会远程工作选项、弹性工作环境
业务类型ambiguous

工作生活

70中等

工作地点在上海，未明确远程或弹性，但公司提到远程工作选项和灵活环境。

工作模式未明确
办公地点未明确
加班情况未提及（无法判断）
工作生活平衡远程工作选项、灵活的工作环境

使命价值

75中等

半导体行业属于稳定成熟行业，瑞萨产品对社会有一定影响，但岗位本身偏技术底层。

行业发展稳定成熟行业
社会影响中性/一般
使命信号使我们的生活更轻松、塑造未来
创新程度积极采用新技术

瑞萨电子 的其他在招职位

相似职位推荐

Watch Jobs