联发科
CPU system design engineer
CPU system design engineer
发布于 大约 23 小时前普通员工/个人贡献者
AI 估算 · 10k–15k · AI 参考估算
HsinChu, Taiwan
中级经验
学历未注明
全职员工仅现场办公芯片设计
芯片设计
Cpu Design
Dsp
Soc
Systemverilog
Uvm
Vhdl
值不值得投
73综合评分
综合评分 73
芯片设计核心岗位，技术前沿，薪资市场水准，WLB未明确
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
13K
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 280 个在招 · 其中芯片设计 约 130 个
市场机会
选择面较广
芯片设计 · 约 760 个在招
职位详情
关于这个职位
这个职位负责CPU系统的设计与性能分析，包括系统总线架构的集成，以及IP和系统的验证工作
适合对硬件设计有热情、追求技术深度的工程师
最低要求
熟悉CPU和DSP系统设计
掌握HDL语言（如Verilog或VHDL）和验证语言（如SystemVerilog, UVM）
有SoC系统设计和硅验证经验
工作职责
CPU系统设计和性能分析
系统总线架构与集成
IP和系统验证
AI 洞察
优缺点分析
优点
- 在知名芯片公司工作，技术积累深厚且接触前沿设计
- 硬件设计经验在半导体行业具有高价值，职业路径清晰
- 参与核心产品开发，技术成长空间大
- 芯片设计复杂度高，需要持续学习新技术和应对高难度问题
- 半导体行业竞争激烈，需保持技术领先性
- 适合对硬件设计有热情、追求技术深度、能承受高复杂度项目的工程师
缺点 / 挑战
- 项目周期长且要求精确，工作压力可能较大
角色解读
- 可向资深芯片架构师方向发展，主导复杂系统设计
- 或转向技术管理岗位，负责团队项目
- 在半导体行业积累经验后，可拓展至AI芯片、汽车电子等新兴领域
- 负责CPU系统的设计与性能分析，确保系统高效运行
- 设计并集成系统总线架构，优化模块间通信
- 进行IP和系统的验证，确保功能正确性和可靠性
- 精通CPU和DSP系统设计原理与方法
- 熟练使用Verilog、VHDL等HDL语言和SystemVerilog、UVM等验证语言
- 具备SoC系统设计和硅验证的实践经验
申请策略
- 研究联发科的产品线和芯片设计技术方向，在面试中体现针对性
- 准备详细的技术问题解答，尤其是系统设计和验证中的权衡案例
- 突出CPU和DSP系统设计的具体项目经验与成果
- 详细列出使用的HDL和验证语言技能及熟练程度
- 展示SoC设计和硅验证的实践案例，强调问题解决能力
- 深入学习最新CPU架构和性能优化技术
- 掌握高级验证方法学，如UVM的进阶应用
- 提升性能分析工具（如时序分析、功耗分析）的使用技能
面试指南
- 使用STAR法则（情境、任务、行动、结果）组织项目回答，突出技术细节和成果
- 强调设计中的权衡（如性能、功耗、面积），展示系统思维
- 结合具体工具和语言经验，说明验证策略和覆盖率提升方法
- 请描述一个你参与过的CPU系统设计项目，你的具体贡献是什么？
- 你如何确保系统总线架构的高效性和可扩展性？
- 你使用过哪些验证方法？如何验证IP功能的正确性和覆盖率？
- 在SoC设计中，你遇到过哪些挑战，是如何解决的？
- 你对联发科的芯片设计流程有什么了解？
职位点评
薪资福利70
成长发展85
工作生活60
使命价值75
薪资福利
70中等
台湾芯片设计岗位薪资具有市场竞争力，但非顶级水平，福利未在JD中提及。
薪资信号市场水准 (10K-15K/月)
成长发展
85较高
职位涉及前沿CPU设计技术，技能提升空间大，公司作为行业巨头提供技术积累平台。
技术前沿前沿/新兴技术
技术栈CPU design、Verilog、SystemVerilog、UVM、SoC
业务类型profit_center
工作生活
60中等
JD未明确办公模式和WLB信息，台湾半导体行业工作强度可能较高，但具体未提及。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
半导体行业是科技基础，芯片设计具有社会价值，公司作为行业领导者推动技术创新。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
联发科 的其他在招职位
相似职位推荐
Watch Jobs