研发良率指标管理工程师-TD Yield Index Management Engineer(J15271)

优缺点分析

角色解读

• 技术路线：从良率工程师成长为资深专家，精通存储芯片测试与良率提升
• 管理路线：积累项目经验后晋升为技术主管或项目经理，带领团队
• 跨领域发展：可转向设计验证、产品工程或工艺整合等方向
• 负责新产品从研发到量产阶段的良率电性测试，通过分析电性数据识别失效模型
• 编写和优化ATE测试程序，开发新的测试方案以辅助失效分析
• 与设计、器件、工艺等多部门协作，推动参数优化和良率提升
• 具备微电子、物理或电子工程背景，理解半导体器件物理和制造流程
• 掌握ATE测试平台（如Teradyne、Advantest）或至少熟悉测试程序开发
• 熟练使用数据分析工具（如JMP、Spotfire）进行电性数据挖掘
• 具备失效分析思维，能够从电性测试结果定位根本原因

申请策略

• 了解长鑫存储的产品方向和良率挑战，在面试中展示对DRAM测试的理解
• 如果当前是在校生，可关注长鑫的实习机会或合作项目
• 突出半导体Fab经验或测试相关项目，尤其是YE、PTE、ATE方面的经历
• 列出具体掌握的测试平台、编程语言和数据分析工具，如C++、Python、JMP
• 强调在良率提升或失效分析中取得的量化成果（如良率提升X%）
• 若缺乏ATE经验，可提前学习主流测试机台的基本操作（如Teradyne J750）
• 熟悉半导体制造全流程（光刻、刻蚀、薄膜等），并与测试环节关联
• 提高数据分析能力，掌握JMP、Spotfire或Python的统计分析库

面试指南

• 用STAR法则（情境-任务-行动-结果）结构化回答，突出个人贡献和量化成果
• 技术问题先阐述基本原理，再结合具体案例展示应用能力
• 体现跨部门协作意识，强调推动问题解决的主动性
• 请描述一次你通过电性数据分析解决良率问题的经历
• ATE测试程序开发过程中，如何确保测试覆盖率和效率？
• 解释常见的电性失效模式（如漏电、短路），并说明如何通过测试定位
• 你如何看待良率管理在芯片量产中的重要性？
• 请介绍你熟悉的测试平台和编程经验