Watch Jobs
CXMT logo
长鑫存储
高速IO设计主任工程师-High Speed IO Circuit Design Staff Engineer(J19664)
立即应聘

高速IO设计主任工程师-High Speed IO Circuit Design Staff Engineer(J19664)

发布于 大约 9 小时前

普通员工/个人贡献者

上海市 / 合肥市
中级经验
全职员工
仅现场办公
硕士
芯片设计
Ctle
Ddr Phy
Dfe
Ffe
Matlab
Serdes
Virtuoso

AI 估算 · 30k–50k

高速IO设计属芯片核心赛道，职位级别高，一线城市薪资上浮明显，综合估算中位数约4万/月。

职位详情

关于这个职位

该职位负责高速IO接口电路的架构设计、电路设计与验证，重点开发高速收发器和信号均衡器等核心模块，并主导系统级建模与仿真

你将使用专业EDA工具进行项目开发，指导版图设计，并为测试和系统部门提供技术支持
同时，你还将参与下一代DRAM高速IO技术的预研，走在存储接口技术的前沿

最低要求

教育背景与专业知识：微电子、电子工程或相关专业，硕士及以上学历

专业技能与资格：能使用spectre/hspice、finesim、virtuoso、star RC等EDA工具完成高速电路设计与仿真，能使用matlab和verilog进行系统级建模，具有DFE/CTLE/FFE等均衡技术和高速时钟分布技术的应用能力
行业与专业经验：2年以上高速接口电路设计经验，有成功流片经验者优先
项目/任务成果：参与过至少一款高速接口电路（如SerDes、DDR PHY、PAM3/4）的完整设计流程
其他要求：具有团队合作精神和沟通能力，能独立学习并应用前沿技术

工作职责

架构设计与验证：针对应用与存储产品中的高速IO接口电路进行架构设计、电路设计及验证优化，重点开发高速收发器和信号均衡器等核心模块

系统建模与仿真：主导模拟系统建模与仿真，能使用Matlab/Verilog-A等建模工具进行系统级分析和验证
项目开发与工具应用：使用EDA工具完成项目开发，指导版图工程师进行版图设计并明确提出针对电路需求的版图设计要求
技术支持与协作：熟悉存储产品系统行为，为测试和系统部门提供测试与debug的技术支持，推动问题闭环
前沿技术研究：预先研究用于下一代DRAM的高速IO技术，推动新架构的应用

优先资格

有成功流片经验者优先

AI 洞察

优缺点分析

优点

  • 存储芯片是半导体核心赛道，长鑫存储在DRAM领域具有战略意义，平台稳定
  • 高速IO设计属于尖端技术，专业壁垒高，个人价值提升快
  • 职位涉及架构设计、系统建模和前沿研究，工作内容丰富，成长空间大
  • 高速电路设计技术难度高，需要深厚的理论基础和长期经验积累
  • 适合有模拟/混合信号设计经验、对存储接口技术有浓厚兴趣、愿意在技术深度上长期耕耘的工程师

缺点 / 挑战

  • 芯片开发周期长，项目压力大，可能需要应对多项目并行的节奏
  • 涉及跨部门协作，对沟通和全局视野有较高要求

角色解读

  • 从资深工程师向技术专家或技术经理方向发展，主导高速IO技术路线
  • 深入了解DRAM存储系统，成为存储接口领域的技术权威
  • 有机会参与行业前沿标准制定，拓展职业影响力
  • 负责高速IO接口电路的架构设计、电路设计与验证，开发高速收发器和信号均衡器等核心模块
  • 使用Matlab/Verilog-A等工具进行系统级建模与仿真，确保设计可行性和可靠性
  • 使用EDA工具（如Spectre、Virtuoso）完成电路设计，并指导版图工程师进行版图设计
  • 为测试和系统部门提供技术支持，同时参与下一代DRAM高速IO技术的预研工作
  • 扎实的模拟/混合信号电路设计基础，熟悉高速接口电路设计流程
  • 熟练掌握Spectre/HSPICE/Finesim等仿真工具及Virtuoso版图环境
  • 具备DFE/CTLE/FFE等均衡技术及高速时钟分布设计经验
  • 良好的团队协作和沟通能力，能独立学习前沿技术

申请策略

  • 在简历中量化项目成果，如速率、功耗、面积等指标
  • 了解长鑫存储的产品线和存储行业趋势，在面试中展现热情
  • 突出高速接口电路设计项目经验，特别是完整流片经历
  • 强调对SerDes、DDR PHY等具体电路模块的理解和贡献
  • 展示使用EDA工具和建模工具的技能，体现系统级设计能力
  • 突出团队协作和技术支持的实际案例
  • 深入理解均衡技术（DFE/CTLE/FFE）的电路实现和仿真方法
  • 学习Verilog-A建模，提升系统级仿真能力

面试指南

  • 用STAR法则描述项目经历，突出技术难点和你的贡献
  • 对于技术问题，先说明原理，再结合实践案例，展示思考过程
  • 对开放性问题，可从技术趋势、行业需求和个人见解三方面展开
  • 请介绍你参与过的一款高速接口电路的设计流程，你在其中承担的角色
  • DFE和CTLE的区别是什么？如何选择均衡策略？
  • 在高速电路设计中，你是如何处理信号完整性和电源完整性的？
  • 你如何指导版图工程师满足高速电路的设计要求？
  • 你如何看待高速IO技术在下一代DRAM中的应用趋势？

职位点评

73
综合评分

存储大厂核心研发岗，专注高速IO前沿技术，薪资优厚，但工作地点多且WLB不明确。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
适合追求技术深度和行业价值感，愿意现场工作并接受高强度挑战的资深模拟设计工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活45
使命价值85

薪资福利

75中等

存储芯片行业薪酬竞争力强，但JD未明确薪资和福利，稳定性较好。

薪资信号未披露（AI估算：30K-50K/月）

成长发展

85较高

高速IO属于前沿技术，岗位涉及架构设计和预研，技术成长空间大。

技术前沿前沿/新兴技术
技术栈Spectre、HSPICE、Virtuoso、Matlab、Verilog-A、SerDes、DDR PHY、DFE、CTLE、FFE
业务类型ambiguous

工作生活

45较低

职位为现场办公，地点多变且未提及灵活工作安排，WLB信号缺失。

工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）

使命价值

85较高

存储芯片国产化具有战略意义，参与下一代DRAM技术预研，社会价值感强。

行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度开拓性创新（行业首创）

长鑫存储 的其他在招职位

相似职位推荐

Watch Jobs