兆易创新
数字实现（中端）主管
数字实现（中端）主管
发布于 大约 15 小时前基层主管/组长
西安市 / 北京市
高级经验
全职员工
仅现场办公
硕士
硬件工程
Design Compiler
Eda工具
Rtl设计
Soc架构
Upf
低功耗设计
数字实现
脚本语言
逻辑综合
AI 估算 · 30k–50k
数字IC设计主管岗位，6年经验，技术要求高，市场薪资竞争力强，预计月薪3-5万。
职位详情
关于这个职位
该职位主要负责MCU芯片的数字实现工作，包括逻辑综合、静态时序分析、低功耗设计等，同时需参与团队管理
要求6年以上相关经验，熟悉EDA工具和SOC架构
适合有较强技术背景并希望向管理方向发展的芯片工程师
最低要求
统招硕士及以上学历，微电子/电子/电路/通信/自动化等相关专业
年以上工作经验，有较大规模芯片数字中端工作的整体交付经历
熟悉数字实现（中端）工作，例如逻辑综合（Syn）、一致性检查（FM）、静态时序分析（STA）等
熟悉 SOC 低功耗设计工作，例如低功耗架构设计、UPF、功耗分析等
熟悉 RTL 设计和 SOC 系统架构，包括且不限于各种总线协议、时钟架构、power 架构、IO 时序等
熟悉数字前端实现领域的各种 EDA 工具,例如 Design Compiler, Formality, PrimeTime，PrimePower，VCLP、PowerArtist 等
熟悉 linux 操作系统和各种脚本语言
工作职责
从事 MCU 芯片的数字实现工作，包括逻辑综合、一致性检查、静态时序分析等
从事低功耗架构设计、功耗分析等工作
参与数字实现方向的工作评审
协助 MCU 新产品的前期评估工作，包括但不限于性能、面积、功耗等
从事数字中端团队管理工作
优先资格
有团队管理经验的候选人加分
AI 洞察
优缺点分析
优点
- 兆易创新是国内领先的MCU公司，产品应用广泛，行业前景良好，技术积累扎实
- 该岗位涉及完整的数字中端流程，能系统性提升综合、STA和低功耗技能，技术含金量高
- 职位兼具技术和管理职责，适合希望向IC管理方向发展的工程师，晋升通道清晰
- 工作地点在北京或西安，需适应城市间调动或出差，团队管理也会增加沟通成本
- 适合有5年以上数字实现经验、渴望向管理转型且愿意在大平台承担技术攻坚的IC工程师
缺点 / 挑战
- 年经验要求较高，对候选人的技术深度和项目交付能力有严格考验，需有大规模芯片经验
- 芯片行业竞争激烈，项目周期紧张，可能需要应对较重的交付压力
角色解读
- 技术深耕：成为数字实现领域专家，主导先进工艺节点的中端流程优化
- 管理晋升：从主管向部门经理或技术总监发展，负责更大规模的芯片项目
- 跨界发展：转向芯片架构设计或全流程项目管理，结合前后端知识
- 负责MCU芯片的数字实现流程，包括逻辑综合、一致性检查和静态时序分析，确保芯片功能正确且时序收敛
- 主导低功耗架构设计，使用UPF进行功耗分析，优化芯片能效比
- 评审团队工作成果，协助新产品评估性能、面积和功耗，同时管理数字中端团队
- 精通数字实现工具链，如Design Compiler、Formality、PrimeTime等，能够独立完成综合和STA
- 熟悉低功耗设计方法学，具备UPF编写和功耗分析经验
- 了解SOC架构，包括总线协议、时钟复位和IO时序，能参与前端评估
- 具备团队管理能力，能够指导初级工程师并推动项目交付
申请策略
- 准备1-2个完整的项目案例，详细描述从RTL到网表的实现过程及遇到的问题解决方案
- 了解兆易创新MCU产品线，思考如何将自身经验与公司产品相结合，体现价值匹配
- 突出参与过的大规模芯片项目，详细说明你在数字中端流程中的角色和贡献，如综合、STA或低功耗设计
- 强调团队管理或指导经验，即使非正式管理，也可提及带新人或协调工作
- 列出具体使用的EDA工具和技能，如Design Compiler、PrimeTime、UPF等，体现技术熟练度
- 如果缺乏管理经验，可主动学习项目管理知识，或在该岗位面试中展现领导潜力
- 补充低功耗设计高级技巧，如动态电压频率调整(DVFS)或多阈值电压设计，增强竞争力
面试指南
- 对于技术问题，采用STAR法则（情境-任务-行动-结果）结合具体数据，展示解决问题的逻辑
- 管理类问题，可强调目标分解、定期检查和反馈机制，并举例说明如何调动团队积极性
- 请描述一次你负责的芯片数字实现项目，遇到的最大时序或功耗挑战是什么？如何解决？
- 低功耗设计中有哪些常用技术？如何通过UPF实现多电压域管理？
- 如何评估一个芯片的面积和功耗？在前端阶段你能做哪些优化？
- 你有团队管理的经验吗？如何协调不同工程师的工作进度？
- 谈谈对MCU芯片架构的理解，比如总线、时钟和复位方案
- 复习数字实现全流程，重点准备综合约束(SDC)、时序分析(TCL脚本)和低功耗设计案例
职位点评
68
综合评分
技术专精、有管理机会，薪资可观但WLB一般。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
更适合这类人
该职位最适合看重技术成长和管理发展的求职者，对工作生活平衡要求不高。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活40
使命价值60
薪资福利
75中等
薪资在行业内有竞争力，但具体数字未披露，且芯片行业整体薪资较高，福利方面JD未明确说明，因此得分中等偏上。
薪资信号未披露（AI估算：30K-50K/月）
成长发展
85较高
技术深度强，涉及前沿低功耗和先进工艺，有团队管理机会，成长路径清晰，JD中明确提及团队管理加分，技术栈现代。
技术前沿前沿/新兴技术
技术栈逻辑综合、静态时序分析、低功耗设计、UPF、SOC、Design Compiler、PrimeTime、PrimePower
成长机会团队管理经验加分
业务类型profit_center
工作生活
40较低
仅现场办公，且有两个城市可选，但未提及弹性工时或远程，芯片行业项目周期紧张，加班可能较多。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
60中等
MCU芯片应用广泛，兆易创新在国产替代中有一定意义，但JD未强调社会价值，属于稳定行业。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
兆易创新 的其他在招职位
相似职位推荐
Watch Jobs