英伟达
Senior Mask Layout Design Engineer
Senior Mask Layout Design Engineer
发布于 2 小时前普通员工/个人贡献者
全职员工混合式弹性办公芯片设计
芯片设计
Asic集成
Pll
Serdes
混合信号电路
值不值得投
83综合评分
综合评分 83
顶尖AI芯片平台、前沿技术栈、混合办公灵活度适中，侧重硬核研发与长期职业成长。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.8万
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 330 个在招 · 其中芯片设计 28 个
市场机会
选择面较广
新竹 · 芯片设计 · 约 230 个在招
职位详情
关于这个职位
负责高速混合信号电路（如PLL、SerDes、ADC等）的物理版图设计与实现
使用Cadence工具在亚微米CMOS工艺下进行定制布局与规则验证，并与ASIC工程师跨部门协作完成VLSI产品集成
需精通DRC/LVS检查流程及自动化脚本编写，确保芯片设计的高性能与高可靠性
最低要求
拥有电气工程学士学位(BSEE)或同等经验
至少5年以上掩膜版与版图设计的实战经验
深入理解亚微米CMOS工艺下的模拟电路版图设计概念
精通Cadence定制电路设计工具，尤其是Virtuoso
有使用Dracula、Hercules、Calibre和Primeyield等验证工具的调试与运行经验
具备优秀的团队协作能力、人际交往技巧、热情与积极态度
熟练掌握Perl、Python、SKILL等脚本语言
了解DRC和LVS检查流程，具备自定义Deck的能力
工作职责
使用Cadence工具在前沿亚微米CMOS技术下，执行PLL、高速SerDes、模数转换器(ADC)、ESD结构等混合信号功能的物理版图设计
与ASIC工程师和混合信号工程师跨职能协作，为VLSI产品定制并集成设计
参与地板规划(floor planning)、定制版图设计，并根据设计规则和原理图进行验证
AI 洞察
优缺点分析
优点
- 依托英伟达顶尖GPU/AI芯片平台，接触最前沿的亚微米CMOS工艺与高速接口设计
- 技术栈高度垂直且壁垒深，长期职业竞争力强
- 跨国巨头提供完善的研发资源与培训体系
- 亚微米节点版图设计容错率极低，需反复迭代验证，工作节奏紧凑
- 跨部门协作频繁，需平衡设计规则、性能指标与交付周期
- 行业技术更新快，需持续跟进新工艺与设计方法学
- 适合追求硬核技术研发、对芯片底层物理设计有浓厚兴趣、具备较强抗压能力与细节把控力的电子/微电子背景工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 可向资深IC设计专家或版图架构师发展
- 积累深厚后可转向混合信号前端设计或IP核开发
- 也可带领小型版图团队提升整体设计效能
- 负责高速混合信号芯片的物理版图设计与实现
- 与ASIC团队紧密协作完成电路集成
- 执行版图验证与DRC/LVS检查
- 精通Cadence Virtuoso及亚微米CMOS模拟版图设计
- 熟悉Dracula/Calibre等验证工具链
- 掌握Python/Perl/SKILL脚本自动化
- 具备扎实的电路原理图与物理规则对照能力
申请策略
- 关注英伟达在AI算力芯片领域的最新技术路线
- 准备面试时携带过往版图作品或技术文档脱敏样本
- 展现对跨文化团队协作的适应力
- 突出多年掩膜版图实战项目，量化展示在PLL/SerDes/ADC等模块的设计贡献
- 详细列出掌握的Cadence套件及验证工具版本
- 强调脚本自动化提效的具体案例
- 深化对先进制程下寄生参数提取与信号完整性分析的理解
- 加强Python/SKILL在版图自动化流中的实际应用能力
面试指南
- 采用STAR法则结构化回答项目背景、个人职责、技术难点与最终成果
- 针对验证问题，按“定位违例类型->查阅手册->调整几何/层叠->重新跑流->回归测试”的逻辑展开
- 强调数据驱动与自动化思维
- 请分享一个你主导的高速SerDes或PLL版图设计案例，如何平衡面积、功耗与信号完整性？
- 遇到DRC/LVS违例时，你的标准排查与修复流程是什么？
- 如何利用脚本语言优化重复性版图任务或提升验证效率？
- 面对多部门交叉评审，如何处理设计规则冲突或进度压力？
- 复习亚微米CMOS工艺基础与混合信号版图关键原则（匹配、对称、屏蔽、走线）
职位点评
薪资福利85
成长发展90
工作生活70
使命价值80
薪资福利
85较高
英伟达作为全球顶尖科技公司，提供具有市场竞争力的薪酬与完善福利，满足高技能人才的补偿预期。
薪资信号偏高 (2.8千–4.8万/月)
成长发展
90较高
岗位深度绑定AI与高性能计算前沿技术，提供接触业界最先进CMOS工艺与复杂混合信号设计的机会，成长空间广阔。
技术前沿前沿/新兴技术
技术栈Cadence Virtuoso、亚微米CMOS、SerDes、PLL、DRC/LVS、Python/Perl
业务类型profit_center
工作生活
70中等
JD标注#LI-Hybrid表明支持混合办公模式，兼顾灵活性与现场协作需求，但芯片研发通常伴随阶段性高强度交付。
工作模式混合式弹性办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
直接参与推动现代AI与并行计算发展的核心硬件研发，工作内容具有显著的技术突破价值与行业影响力。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号amplify human creativity and intelligence、redefined modern computer graphics、revolutionized parallel computing、ignited modern AI
创新程度开拓性创新（行业首创）
Watch Jobs