Watch Jobs
Nvidia logo
英伟达
ASIC Design Engineer, Clocks
立即应聘

ASIC Design Engineer, Clocks

发布于 大约 8 小时前

普通员工/个人贡献者

上海市
中级经验
全职员工
仅现场办公
本科
芯片设计
Asic
Dft
Rtl设计
低功耗设计
时钟网络
逻辑综合

AI 估算 · 35k–50k

资深芯片设计岗位，上海半导体行业需求旺盛，NVIDIA平台溢价高，薪资具有强竞争力。

职位详情

关于这个职位

加入英伟达GPU时钟团队，负责芯片时钟架构的设计、验证与实现

你将与架构师、设计工程师和验证团队紧密合作，设计高频低功耗时钟网络，并参与从RTL到流片的全流程
该岗位能让你深入AI、自动驾驶等前沿领域的核心芯片技术，与全球顶尖工程师协作

最低要求

BS or (MS preferred) in EE or equivalent experience. 2+ years of meaningful work experience.

Your ability to thrive in a dynamically changing environment.
Validated experience in RTL design (Verilog), verification and logic synthesis. Your strong coding skills in Perl or Python or other industry-standard scripting languages.

工作职责

作为Clocks团队成员，你将与其他架构师、ASIC设计师和验证工程师合作，设计高频低功耗时钟

你需要与多个团队沟通，设计GPU时钟以满足所有架构约束
你需要运行并增强内部流程，以保证时钟RTL和网表的高质量，并推动问题解决
与其他团队成员一起，向SOC验证团队、时序和DFT团队交付时钟信息
使用Perl/Python来提高上述团队的工作效率
与软件和硅解决方案团队合作，调试新产品的GPU时钟硅片问题

优先资格

Deep understanding of sub-micron silicon issues like noise, cross-talk, and OCV effects is a plus. Good understanding of backend flows and requirements is a plus.

DFT knowledge is a plus. Experience in implementing on-chip clocking networks is desirable.

AI 洞察

优缺点分析

优点

  • NVIDIA作为GPU领导者，技术栈全球顶尖，能接触到最复杂的芯片设计
  • 时钟设计是芯片核心链路，技术壁垒高，个人价值提升快
  • 外企文化，福利完善，与全球团队协作机会多，视野开阔
  • 需要不断学习新工艺和工具，持续保持技术更新
  • 跨团队协作频繁，对沟通能力要求高，可能面临时差协调

缺点 / 挑战

  • 芯片设计复杂度高，时钟设计对精确度要求严苛，工作压力较大
  • 适合热爱芯片底层技术、有扎实数字设计基础、喜欢挑战复杂工程问题并希望在AI硬件领域深耕的工程师

角色解读

  • 从资深工程师向技术专家或架构师发展，深入芯片时钟领域
  • 在NVIDIA内部可横向拓展至其他ASIC设计方向，或转向全芯片集成与验证管理
  • 随着AI芯片需求爆发，该领域人才在行业内极具竞争力
  • 设计并验证GPU芯片的时钟网络架构，确保芯片各模块在高频下稳定运行
  • 与前端设计和后端物理团队协作，平衡时钟性能与物理约束
  • 使用Perl/Python等脚本优化内部流程，提升RTL和网表质量
  • 配合软件和硅片团队调试芯片级时钟问题，支持新产品量产
  • 扎实的RTL设计能力，精通Verilog和逻辑综合流程
  • 熟练掌握Perl或Python脚本语言，能开发自动化工具
  • 理解深亚微米工艺下的噪声、串扰、OCV等物理效应
  • 具备良好的沟通能力和团队协作精神，能适应跨国跨团队协作

申请策略

  • 提前了解NVIDIA GPU架构和时钟分组机制，面试时展现对芯片产品的热情
  • 准备一个深度技术项目的故事，体现从需求到落地的完整过程
  • 突出RTL设计项目经验，尤其是时钟相关模块的完整流片经历
  • 强调Perl/Python脚本开发能力，展示如何用脚本提高设计效率
  • 如果有DFT或后端经验，务必详细说明，这是加分项
  • 展示跨团队协作和问题解决的实际案例，体现沟通能力
  • 系统复习VLSI后端流程和物理设计知识，加深对OCV、串扰等概念的理解
  • 练习如何用Python写自动化分析脚本，例如时钟树质量检查

面试指南

  • 对于技术问题，采用STAR结构：背景、任务、行动、结果，重点突出个人贡献和量化成果
  • 对于设计权衡类问题，从架构、功耗、时序、面积等多维度展开，展示系统性思考
  • 对于脚本工具类问题，说明需求来源、实现思路、效果和迭代过程
  • 请详细讲讲你设计过的时钟网络结构，包括如何满足时序收敛
  • 当RTL仿真与后端时序结果不一致时，你会如何分析定位？
  • 你如何平衡低功耗与高频时钟的要求？
  • 用Perl/Python写过哪些自动化工具？请举例说明
  • 你如何理解clock skew和jitter，并在设计中如何控制它们？

职位点评

83
综合评分

顶尖GPU芯片设计岗位，技术前沿、薪资优厚，但工作强度未明确，适合技术驱动型人才。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
最适合追求顶尖技术成长和职业发展前景、对WLB要求弹性较大的资深芯片工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利82
成长发展95
工作生活65
使命价值85

薪资福利

82较高

作为NVIDIA资深工程师，薪资和福利预计远高于市场平均水平，但JD未披露具体数字，属于隐性优势。

薪资信号未披露（AI估算：35K-50K/月）

成长发展

95较高

GPU时钟设计处于芯片技术最前沿，涉及AI、自动驾驶等热门领域，技能成长和职业发展空间极大。

技术前沿前沿/新兴技术
技术栈ASIC、Verilog、RTL、Perl、Python、DFT、OCV、低功耗
业务类型ambiguous

工作生活

65中等

工作地点上海，外企通常注重工作生活平衡，但JD未明确提及弹性办公或加班情况，存在不确定性。

工作模式仅现场办公
办公地点未明确
加班情况未提及（无法判断）

使命价值

85较高

NVIDIA在AI和GPU领域有巨大行业影响力，参与的产品直接推动科技进步，使命感和意义感较强。

行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术

英伟达 的其他在招职位

相似职位推荐

Watch Jobs