HCLTech
Senior Designer
Senior Designer
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公半导体封装测试
半导体封装测试
Drc/Lvs
Ic Design
值不值得投
74综合评分
综合评分 74
资深芯片内存设计专家，技术含量高，发展路径清晰，侧重专业深耕与团队指导
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
4.8万
与半导体封装测试中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
59 个在招 · 其中半导体封装测试 3 个
市场机会
选择不多
北京 · 半导体封装测试 · 3 个在招
职位详情
关于这个职位
负责复杂集成电路（如SRAM/DRAM）的内存布局设计与开发，定义架构规范并实施低功耗、高速设计技术
执行DRC/LVS物理验证及DFM/DFY优化，分析电源与信号完整性，并通过脚本自动化提升效率，同时指导初级工程师
最低要求
负责各种构建模块的内存布局设计，包括：位单元阵列、行解码器、列解码器、灵敏放大器、输入/输出(I/O)模块
集成顶层内存模块
使用Design Rule Check (DRC)和Layout Versus Schematic (LVS)等工具进行物理验证
确保布局满足可制造性设计(DFM)和良率设计(DFY)要求
分析布局中潜在的电源完整性和信号完整性问题
可能涉及使用PERL、Shell、TCL或Skill等语言进行脚本编写
工作职责
领导复杂集成电路（包括高密度SRAM和DRAM内存、专用内存块如ROM/CAM）的内存布局设计与开发
定义内存架构和子模块规格
开发并实施先进的布局技术，以实现低功耗和高速内存设计
与设计、逻辑和验证团队紧密合作，确保无缝集成
指导初级工程师并提供技术指导
密切关注最新的内存设计趋势和技术
使用DRC、LVS和其他工具进行全面物理验证
推动可制造性设计(DFM)和良率设计(DFY)项目
分析布局中潜在的电源完整性和信号完整性问题
可能涉及使用PERL、Shell、TCL或Skill等语言进行布局任务自动化脚本编写
AI 洞察
优缺点分析
优点
- 身处半导体核心领域，技术壁垒高，职业护城河深
- 大型跨国企业平台，资源稳定，有利于接触先进制程与高端客户项目
- 导师制培养机制，有助于技术传承与管理能力提升
- 需要持续跟进不断迭代的半导体工艺节点，学习曲线陡峭
- 适合在IC后端设计领域有深厚积累、追求技术极致、具备较强问题解决能力和一定指导他人意愿的高级工程师
缺点 / 挑战
- 物理验证与DFM要求极高，容错率低，工作压力较大
- 跨国企业流程繁琐，跨部门协作沟通成本较高
角色解读
- 可向首席架构师方向深耕，成为内存IP领域的行业专家
- 或转向更广泛的模拟/混合信号IC设计管理岗位，负责更大规模的芯片项目统筹
- 主导复杂集成电路（特别是SRAM/DRAM）的物理布局设计与架构定义
- 执行严格的物理验证（DRC/LVS）及DFM/DFY优化，解决电源与信号完整性难题
- 利用脚本工具自动化流程，并指导初级工程师成长
- 精通CMOS工艺下的内存单元阵列设计（Bit cell, Decoder, Sense Amp）
- 熟练掌握DRC/LVS物理验证流程及DFM/DFY最佳实践
- 具备Python/TCL/Perl等脚本语言能力以优化设计流程
- 深入理解信号完整性(SI)和电源完整性(PI)
申请策略
- 准备详细的项目案例，重点阐述如何在约束条件下平衡性能、功耗和面积
- 了解HCLTech在半导体服务领域的业务模式，展现对客户交付价值的理解
- 突出展示具体设计的内存类型（SRAM/DRAM容量、密度）、使用的工艺节点、以及解决的复杂SI/PI问题
- 量化DFM/LVS一次通过率或良率提升数据
- 列出掌握的EDA工具链及脚本自动化成果
- 强化对最新DFM技术的理解，如多重图案化对布局的影响
- 提升脚本编程能力，实现更多设计流程的自动化
- 加强跨团队协作技巧，特别是与前端设计和验证团队的接口管理
面试指南
- 采用STAR法则（情境-任务-行动-结果）回答技术案例题
- 对于设计类问题，先介绍背景与规格，再详述关键技术选型与难点突破，最后用数据（如时序裕量、功耗降低比例）证明成果
- 请详细描述你设计过的最复杂的SRAM/DRAM结构，遇到的最大挑战是什么？
- 你是如何进行物理验证的？如何处理常见的DRC/LVS错误？
- 请举例说明你如何通过DFM/DFY手段提高芯片良率
- 你如何使用脚本语言优化内存布局设计流程？
- 如何分析和解决高速内存设计中的信号完整性问题？
- 复习CMOS基础电路知识，特别是存储单元的工作原理
职位点评
薪资福利75
成长发展85
工作生活60
使命价值70
薪资福利
75中等
作为已上市的跨国巨头，提供具有市场竞争力的薪酬和稳定的福利体系，符合高级专业人才的市场价值。
薪资信号未披露（AI估算：3.5千–6.0万/月）
成长发展
85较高
职位涉及前沿的内存设计与DFM技术，且包含指导初级工程师的职责，提供了深厚的技术深耕与管理双重发展空间。
技术前沿主流现代技术
技术栈SRAM、DRAM、DRC、LVS、DFM、DFY、PERL、TCL
成长机会Mentor junior engineers、Stay up-to-date on the latest memory design trends
业务类型cost_center
工作生活
60中等
JD未明确提及弹性工作制，通常此类硬件/芯片设计岗位需现场办公以保证数据安全与协作效率，WLB取决于具体项目周期。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
作为半导体供应链的关键环节，该职位直接贡献于高性能计算芯片的开发，具有明确的行业价值与技术使命感。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
HCLTech 的其他在招职位
相似职位推荐
Watch Jobs