Watch Jobs
Ansys logo
Ansys
Serdes IP Design Engineer
立即应聘

Serdes IP Design Engineer

发布于 1 小时前

普通员工/个人贡献者

AI 估算 · 2.5–4.5万 · AI 参考估算
武汉市
中级经验
学历未注明
全职员工仅现场办公芯片设计
芯片设计
Dft
Digital Design
Serdes Ip
Tcl
Vcs

值不值得投

77综合评分

综合评分 77

顶尖外企IP设计岗，技术培训资源丰富，技术挑战大，适合深耕数字IC领域的专业人士

从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。

薪资怎么样

3.5万

比芯片设计中位数高

发布情况

新岗位 · 今天发布

公司情况

公司还在招多个职位

6 个在招

市场机会

选择适中

武汉 · 芯片设计 · 33 个在招

职位详情

关于这个职位

负责高速Serdes IP（如USB4、PCIe等）的数字设计与验证，从规格开发到原型测试

需掌握Verilog/VCS及后端综合工具，具备信号处理与数据恢复电路知识，并协助指导初级同事，解决复杂技术问题

最低要求

MSEE毕业或BSEE加至少3年行业数字设计与验证经验

良好的编写模块级测试用例经验，包括约束定向随机测试
必须熟悉Verilog和VCS
必须了解后端综合工具DC/PT
必须掌握数字设计方法论、ATE生产测试、DFT插入、综合约束和流程
Shell、Perl、Python和TCL脚本经验是加分项
必须具备良好的数字信号处理和数据恢复电路的理论与实践理解
需要良好的沟通技巧，以便在不同设计组和客户支持团队之间进行交互
必须自我激励、积极主动，并在满足紧迫期限的同时保持优秀的设计质量
以创造性的方式解决问题，并在选择方法和技巧以获得解决方案时行使独立判断
可能在工作的某些方面指导更资深的同事
在自身专业领域内与高级内部和外部人员建立联系
必须表现出作为独立贡献者和团队贡献者都能取得良好成果的能力

工作职责

作为混合信号设计和验证团队的一部分，针对当前和下一代高速Serdes（如USB4.0v2, USB4.0, PCIe4.0, Ethernet, DP2.0, HDMI2.1, MIPI MPHY等产品，高达40 Gbps）开展工作

负责高端混合信号设计，从规格开发到在原型测试芯片上执行功能和性能测试
接受顶级专家的初始培训以及持续的在职培训和任务分配
应对不断的技术变化，拥有所有权并探索未知领域
与客户支持团队交互，解决技术问题
指导初级同事的工作方面
与高级内部和外部人员建立网络联系

优先资格

Verilog中的RTL编码、模拟块建模以及编写复杂的系统级测试台

定义综合设计约束并解决STA问题以及门级仿真失败
定义时钟/复位域交叉设计约束并使用CDC/RDC工具评估违规情况
增强和维护支持多种协议的现有SERDES PHY IP
与应用工程师互动以提供客户支持，并与模拟和P&R团队解决技术问题

AI 洞察

优缺点分析

优点

  • 处于半导体IP核心领域，技术壁垒高
  • 世界500强外企平台，培训体系完善
  • 工作稳定性强，福利规范
  • 技术更新快，需持续学习新协议
  • 高压环境下需平衡设计质量与交付进度
  • 跨部门协作沟通成本高

缺点 / 挑战

  • 追求技术深度、喜欢挑战高难度数字电路设计、希望在外企长期发展的资深工程师

角色解读

  • 可向首席架构师、技术专家或混合信号设计团队领导方向发展，深耕IP核心技术领域
  • 负责高速Serdes IP核的数字前端设计与验证，确保符合USB4/PCIe等协议标准
  • 精通Verilog、VCS仿真工具，熟悉DC/PT综合流程，具备数字信号处理和DFT知识

申请策略

  • 准备详细的项目案例，说明如何优化设计性能或解决关键验证瓶颈，体现独立解决问题的能力
  • 突出Serdes/IP设计项目经验，强调对特定协议（如PCIe/USB）的理解，展示解决复杂验证问题的能力
  • 加强Python/TCL自动化脚本能力，深入理解CDC/RDC检查及STA收敛技巧

面试指南

  • 使用STAR法则（情境、任务、行动、结果）描述项目
  • 重点展示技术细节的深度理解和问题解决的逻辑性
  • 请描述你参与过的最复杂的Serdes或PHY设计项目及其难点
  • 如何处理数字设计中的时序违例（STA issues）？
  • 解释一下CDC/RDC检查的重要性及常见违规类型
  • 如何在保证设计质量的前提下满足紧迫的交付期限？
  • 复习高速串行接口协议基础，回顾数字前端设计全流程，准备1-2个体现技术创新或效率提升的具体案例

职位点评

薪资福利80
成长发展85
工作生活65
使命价值70

薪资福利

80较高

作为已上市的超大型外企，提供市场水准以上的薪资和规范完善的福利体系，稳定性高。

薪资信号未披露（AI估算：2.5千–4.5万/月）

成长发展

85较高

提供顶级专家培训和持续在职学习机会，接触前沿IP技术，成长路径清晰。

技术前沿前沿/新兴技术
技术栈Serdes、USB4.0、PCIe4.0、Verilog、VCS、DC、PT、DFT、Python、TCL
成长机会initial training done by the top experts、continuous on the job training
业务类型profit_center

工作生活

65中等

外企通常注重WLB，但JD提及'tight deadlines'和'challenging'，暗示一定的工作强度，具体取决于团队节奏。

工作模式未明确
办公地点科技园/产业园
加班情况JD含高强度暗示词

使命价值

70中等

服务于AI、5G、自动驾驶等高科技领域，推动芯片创新，具有一定的行业使命感。

行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号powering it all with the world’s most advanced technologies、Era of Smart Everything
创新程度积极采用新技术

Ansys 的其他在招职位

相似职位推荐

Serdes IP Design Engineer

新思科技 · 武汉市
AI 估算 · 2.5–4.0万8 小时前发布

Senior ASIC Engineer

英伟达 · 上海市
AI 估算 · 4.0–7.0万1 天前发布

Senior CPU Architect

英伟达 · 上海市
AI 估算 · 6.0–10.0万1 天前发布

Physical Digital Design Engineer (CN Campus)

芯源系统 · 成都市
AI 估算 · 1.5–2.5万1 天前发布

版图设计工程师-Layout Design Engineer(J21690)

长鑫存储 · 合肥市
AI 估算 · 1.8–3.5万2 天前发布

Staff Digital Design Engineer (资深/高级数字前端工程师)

瑞萨电子 · 上海市
AI 估算 · 4.5–7.5万2 天前发布

<GPU>GPU hardware design engineer

联发科 · 新竹市
AI 估算 · 4.5–8.0万3 天前发布

<GPU>Senior GPU Hardware Designer / GPU Digital Designer

联发科 · 新竹市
AI 估算 · 4.5–8.0万3 天前发布
Watch Jobs