新思科技
Serdes IP Design Engineer
Serdes IP Design Engineer
发布于 1 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Dft
Digital Design
Pcie
Serdes
Usb4
Vcs
值不值得投
81综合评分
综合评分 81
顶尖平台、前沿技术、高压高成长，适合硬核技术人才
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.3万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
60 个在招 · 其中芯片设计 19 个
市场机会
选择适中
武汉 · 芯片设计 · 34 个在招
职位详情
关于这个职位
负责高速SerDes（如USB4、PCIe等）IP的数字设计与验证，从规格开发到原型测试全流程参与
需掌握Verilog/VCS及后端综合工具，具备数字信号处理与数据恢复电路理论基础，并与跨部门团队协作解决技术难题
最低要求
MSEE学位或BSEE学位加至少3年行业数字设计与验证经验
擅长编写包含约束定向随机测试的模块级测试用例
必须熟悉Verilog和VCS，了解后端综合工具DC/PT
掌握数字设计方法论、ATE生产测试、DFT插入、综合约束及流程
良好的数字信号处理和数据恢复电路理论与实践理解
良好的沟通技巧以与设计组和客户支持团队互动
自我驱动、主动，能在满足紧迫期限的同时保证设计质量
创造性解决问题，独立判断选择方法获取解决方案
可能指导初级同事，与内部外部高级人员建立网络
能作为独立贡献者和团队成员产出良好结果
工作职责
作为混合信号设计和验证团队的一员，针对当前及下一代高速SerDes产品（如USB4.0v2, PCIe4.0, Ethernet, DP2.0, HDMI2.1, MIPI MPHY等，高达40 Gbps）进行工作
负责高端混合信号设计，从规格开发到在原型测试芯片上执行功能和性能测试
在顶级专家指导下接受初始培训，并持续接受在职培训和任务分配
应对不断的技术变化，承担所有权并探索未知领域
与客户支持团队及不同设计组进行互动沟通
指导初级同事，与内部及外部专家建立专业联系
优先资格
Verilog进行RTL编码、模拟模块建模及编写复杂系统级测试平台
定义综合设计约束并解决STA问题及时序违例
定义时钟/复位域交叉设计约束并使用CDC/RDC工具评估违例
增强和维护支持多协议现有SerDes PHY IP
与应用工程师互动提供客户支持，并与模拟和布局布线团队解决技术问题
AI 洞察
优缺点分析
优点
- 平台顶尖：新思科技是EDA/IP行业龙头，技术积累深厚，简历含金量高
- 技术前沿：接触USB4、PCIe等最新高速接口标准，技术壁垒高
- 成长体系完善：有顶级专家指导和持续的在职培训
- 知识更新快：需不断学习新的协议标准和设计方法学
- 适合对IC设计有浓厚兴趣，具备扎实理论基础，追求技术深度，抗压能力强，希望在高端半导体IP领域长期发展的求职者
缺点 / 挑战
- 技术难度大：高速SerDes设计涉及复杂的信号完整性、时序收敛等问题，挑战性强
- 压力较大：需平衡设计质量与紧迫的交付期限，可能需要应对高强度的项目节点
角色解读
- 可向资深IC设计专家、架构师方向发展，或在混合信号设计、IP核开发领域深耕，成为行业技术权威
- 负责高速SerDes IP核的数字前端设计与验证，包括RTL编码、仿真测试及与后端团队的协作
- 精通Verilog/VCS，熟悉数字设计流程、DFT、综合工具(DC/PT)，具备扎实的数电和信号处理理论基础
申请策略
- 准备展示对高速设计难点的理解，如眼图、抖动、码间干扰等概念
- 强调解决复杂技术问题的能力和团队协作经验
- 突出SerDes相关的项目经验或研究成果，强调Verilog/VCS熟练度，展示对高速串行链路设计的理解，提及DFT、综合流程等实际工程经验
- 复习数字信号处理、数据恢复电路原理
- 熟悉主流综合与静态时序分析工具
- 了解最新的高速接口协议规范
面试指南
- 使用STAR法则（情境、任务、行动、结果）描述项目经历
- 对于技术问题，先阐述基本原理，再结合具体工具或案例说明应用
- 强调解决问题的逻辑思维和团队协作能力
- 请描述你之前参与的SerDes或高速接口设计项目，你在其中的具体角色和贡献是什么？
- 如何处理数字设计中的跨时钟域(CDC)问题？
- 解释一下数据恢复电路的基本原理及其在SerDes中的作用
- 在使用VCS进行仿真时，如何优化仿真效率？
- 面对紧迫的项目截止日期，你如何确保设计质量和进度？
职位点评
薪资福利85
成长发展92
工作生活60
使命价值80
薪资福利
85较高
作为已上市的跨国巨头，新思科技提供具有市场竞争力的薪酬和完善的福利体系，尤其在高端IC设计领域，薪资水平通常高于市场平均。
薪资信号未披露（AI估算：2.5千–4.0万/月）
成长发展
92较高
职位明确提到由顶级专家指导、持续的在职培训，且涉及最前沿的高速SerDes技术，技术成长空间巨大。
技术前沿前沿/新兴技术
技术栈SerDes、Verilog、VCS、DC、PT、PCIe、USB4、Ethernet、DP2.0、HDMI2.1、MIPI MPHY
成长机会initial training done by the top experts、continuous on the job training
业务类型profit_center
工作生活
60中等
JD中提到“tight deadlines”和“very challenging”，暗示工作压力较大，可能伴随加班。办公模式未明确提及弹性或远程，通常为现场办公。
工作模式未明确
办公地点科技园/产业园
加班情况JD含高强度暗示词
使命价值
80较高
公司致力于推动自动驾驶、AI、5G等前沿技术创新，社会影响力较高，工作具有明确的使命感和行业价值。
行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号powering it all with the world’s most advanced technologies、Inclusion and Diversity are important to us
创新程度积极采用新技术
新思科技 的其他在招职位
Serdes IP Design Engineer
新思科技 · 武汉市AI 估算 · 2.5–4.5万Principal Applications Engineer, Transistor-Level Signoff
新思科技 · 新竹县AI 估算 · 6.0–12.0万LPDDR PHY IP Verification Engineer
新思科技 · 武汉市AI 估算 · 2.5–4.0万LPDDR PHY IP Verification Engineer
新思科技 · 武汉市AI 估算 · 2.5–4.5万MemPHY IP Design Senior Manager
新思科技 · 武汉市AI 估算 · 4.0–7.0万
相似职位推荐
Senior ASIC Engineer
英伟达 · 上海市
AI 估算 · 4.0–7.0万20 小时前发布
Senior CPU Architect
英伟达 · 上海市
AI 估算 · 6.0–10.0万20 小时前发布
Physical Digital Design Engineer (CN Campus)
芯源系统 · 成都市
AI 估算 · 1.5–2.5万1 天前发布
版图设计工程师-Layout Design Engineer(J21690)
长鑫存储 · 合肥市
AI 估算 · 1.8–3.5万1 天前发布
Staff Digital Design Engineer (资深/高级数字前端工程师)
瑞萨电子 · 上海市
AI 估算 · 4.5–7.5万2 天前发布
<GPU>GPU hardware design engineer
联发科 · 新竹市
AI 估算 · 4.5–8.0万3 天前发布
<GPU>Senior GPU Hardware Designer / GPU Digital Designer
联发科 · 新竹市
AI 估算 · 4.5–8.0万3 天前发布
SOC车规芯片设计工程师（功能安全方向）
卓胜微 · 成都市
AI 估算 · 2.5–4.5万3 天前发布
Watch Jobs