Watch Jobs
Synopsys logo
新思科技
Serdes IP Design Engineer
立即应聘

Serdes IP Design Engineer

发布于 1 小时前

普通员工/个人贡献者

AI 估算 · 2.5–4.5万 · AI 参考估算
武汉市
中级经验
学历未注明
全职员工仅现场办公半导体设备工程
半导体设备工程
Ate测试
Dc/Pt
Dft
Serdes Ip
Vcs
信号处理
数字设计

值不值得投

81综合评分

综合评分 81

顶尖IP大厂、前沿技术栈、完善培训体系、高压高成长

从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。

薪资怎么样

3.5万

比半导体设备工程中位数高

发布情况

新岗位 · 今天发布

公司情况

这家公司招聘很活跃

58 个在招 · 其中半导体设备工程 2 个

市场机会

选择面较广

武汉 · 半导体设备工程 · 52 个在招

职位详情

关于这个职位

负责高速Serdes IP（如USB4、PCIe等）的数字设计与验证，从规格开发到原型测试全流程交付

需具备扎实的ASIC开发流程知识，掌握Verilog及后端综合工具，并与跨部门团队协作解决技术难题

最低要求

MSEE graduate or BSEE plus minimum 3 years of digital design and verification experience in the industry

Good experience in writing block-level test-cases including constrained directed random tests
Must be familiar with Verilog and VCS. Good knowledge of back-end synthesis tools DC/PT is required
Must have knowledge of digital design methodologies, ATE production testing, DFT insertion, Synthesis constraints and flows
Scripting experience in Shell, Perl, Python and TCL is a plus
Good theoretical and practical understanding of digital signal processing and data recovery circuits is required
Good communication skills for interacting between different design groups and customer support teams are required
Must be self-motivated, proactive, and able to balance good design quality while meeting tight deadlines
Resolves issues in creative ways and exercises independent judgment in selecting methods and techniques to obtain solutions
May guide more junior peers with aspects of their job. Networks with senior internal and external personnel in own area of expertise
Must exhibit ability to produce good results as independently and as a team contributor

工作职责

Working as part of a highly experienced mixed-signal design and verification team, targeting the current and next generation high speed SERDES, such as USB4.0v2, USB4.0, PCIe4.0, Ethernet, DP2.0, HDMI2.1, and MIPI MPHY products (up to 40 Gbps).

Responsible for delivering high-end mixed-signal designs from specification development to performing functional and performance tests on prototype test-chips.
Providing initial training by top experts and continuous on-the-job training.
Interacting with Application Engineers for customer support and resolving technical issues with Analog and P&R teams.

优先资格

RTL coding, modeling of analog blocks, and writing complex system-level test-benches in Verilog

Defining synthesis design constraints and resolving STA issues as well as gate-level simulation failures
Defining Clock/Reset domain crossing design constraints and evaluating violations using CDC/RDC tools
Enhancing and maintaining existing SERDES PHY IPs supporting multiple protocols
Interacting with Application Engineers for customer support and resolving technical issues with Analog and P&R; teams.

AI 洞察

优缺点分析

优点

  • 身处全球顶级EDA公司，接触最前沿的芯片IP技术栈
  • 拥有完善的导师制和技术培训体系
  • 项目涉及多种主流高速协议，技术含金量高
  • 平台稳定，职业背书强
  • 高速Serdes设计难度极大，对理论基础和工程能力要求极高
  • 适合具有扎实数电基础、热爱钻研底层硬件技术、抗压能力强且希望在大平台深耕IC设计领域的工程师

缺点 / 挑战

  • 面临严格的交付节点压力，需平衡质量与进度
  • 需要频繁跨团队协作，沟通成本较高

角色解读

  • 可成长为Serdes IP架构师或高级技术专家
  • 也可向IP产品管理或技术销售方向转型
  • 在EDA/IP行业积累深厚经验后，具备极高的行业竞争力
  • 负责高速Serdes IP核的数字前端设计与验证，包括RTL编码、仿真测试及DFT插入
  • 参与从规格定义到原型流片测试的全流程，确保IP满足性能、功耗和面积要求
  • 精通Verilog HDL及VCS仿真工具
  • 熟悉DC/PT等后端综合与静态分析工具
  • 具备扎实的数电基础，特别是高速串行接口（Serdes）和信号处理理论
  • 掌握Python/TCL等脚本语言辅助自动化

申请策略

  • 关注新思科技在武汉的具体业务线动态
  • 准备面试时重点回顾过往项目中遇到的最难调试问题及其解决方案
  • 突出Serdes相关项目经验，详细列出掌握的协议标准（如PCIe, USB）
  • 强调在仿真覆盖率、DFT集成或时序收敛方面的具体成果
  • 展示脚本自动化能力提升效率的案例
  • 深入复习高速串行链路原理（如均衡、时钟数据恢复）
  • 熟练掌握CDC/RDC检查工具的使用
  • 提升Verilog系统任务编写能力以优化仿真环境

面试指南

  • 采用STAR法则（情境-任务-行动-结果）回答行为面试题
  • 对于技术问题，先阐述基本原理，再结合具体工具和数据说明实践方法，最后总结优化效果
  • 请解释Serdes中CDR电路的工作原理及关键挑战
  • 如何在大规模仿真环境中提高验证覆盖率？
  • 遇到STA违例时，你的排查和优化思路是什么？
  • 请描述一次你通过脚本自动化解决复杂工程问题的经历
  • 复习数字集成电路设计经典教材中关于高速接口的章节
  • 熟悉Synopsys工具链的基本操作逻辑

职位点评

薪资福利85
成长发展92
工作生活65
使命价值75

薪资福利

85较高

作为已上市的跨国巨头，提供具有市场竞争力的薪酬和完善的福利体系，薪资水平在武汉地区属于高位。

薪资信号未披露（AI估算：2.5千–4.5万/月）

成长发展

92较高

JD明确提到由顶级专家进行初始培训和持续的在职训练，技术前沿性强，成长路径清晰。

技术前沿前沿/新兴技术
技术栈Serdes、Verilog、VCS、DC、PT、DFT、Python、TCL
成长机会initial training done by the top experts、continuous on the job training
业务类型profit_center

工作生活

65中等

JD提及'tight deadlines'和'challenging'，暗示工作强度较大，但作为外企通常有较好的合规性，具体WLB需确认。

工作模式未明确
办公地点科技园/产业园
加班情况JD含高强度暗示词

使命价值

75中等

公司致力于推动AI、自动驾驶等前沿技术创新，社会影响力较大，能带来较强的职业使命感。

行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号powering it all with the world’s most advanced technologies、innovations that change the way we work and play
创新程度积极采用新技术

新思科技 的其他在招职位

相似职位推荐

PI Engineer

美光科技 · 桃园市
AI 估算 · 4.5–7.5万2 小时前发布

Field Service Engineer 2

泛林集团 · 新竹市
AI 估算 · 6.0–9.0万2 小时前发布

Process Support Engineer - E2

应用材料 · 合肥市
AI 估算 · 1.5–2.5万3 小时前发布

ENGINEER, ID1 ME - WET PROCESS

美光科技 · 桃园市
AI 估算 · 6.0–9.0万8 小时前发布

扩散工艺经理-DIFF Process Manager(J21427)

长鑫存储 · 合肥市
AI 估算 · 3.5–6.0万17 小时前发布

光刻对准标记设计主任工程师-Photo Mark Design Staff Engineer(J21697)

长鑫存储 · 合肥市
AI 估算 · 2.5–4.0万17 小时前发布

内存产品技术工程(J21680)

长鑫存储 · 合肥市
AI 估算 · 1.5–2.5万17 小时前发布

DFT DV Engineer

超威半导体 · 上海市
AI 估算 · 4.0–7.0万18 小时前发布
Watch Jobs