新思科技
LPDDR PHY IP Verification Engineer
LPDDR PHY IP Verification Engineer
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公验证工程师（实习生）
验证工程师（实习生）
Asic Verification
Digital Ic
Lpddr Phy
Systemverilog
Tcl
Uvm
值不值得投
79综合评分
综合评分 79
顶尖IP大厂资深验证岗，技术前沿性强，职业发展路径清晰，适合追求硬核技术积累的专家型人才。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
参考估算薪资
根据职位描述推断，供对比参考
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
56 个在招
职位详情
关于这个职位
负责新思科技LPDDR PHY IP团队的数字ASIC验证工作，开发测试平台并验证集成IP子系统
需具备6年以上本科或3年以上硕士相关经验，精通Verilog/SystemVerilog/UVM及Perl/TCL，熟悉硅调试与高速接口协议，具备良好的中英文沟通能力
最低要求
电子工程学士(BSEE)且拥有6年以上相关经验，或电子工程硕士(MSEE)且拥有3年以上相关经验
在芯片级和模块级具备ASIC RTL设计和验证经验
熟练掌握Verilog、SystemVerilog、UVM、PERL和TCL技能
具备硅调试知识
展现良好的中文和英文沟通技巧
展现良好的分析和解决问题的能力
工作职责
为团队开发测试平台(test benches)
为全球客户验证集成的IP子系统(Integrated IP Subsystems)
优先资格
了解高速接口协议是加分项
AI 洞察
优缺点分析
优点
- 身处全球顶级EDA/IP巨头，接触最前沿的高速接口IP技术
- 职业背书强，技术积累深厚
- 具备扎实数字IC验证基础，追求技术深度，希望在IP领域深耕的高级工程师
缺点 / 挑战
- 对学历和经验门槛要求高，需处理复杂的验证场景和硅调试难题，工作压力较大
角色解读
- 可向高级验证专家、验证架构师方向发展，或转向IP设计、系统级验证及项目管理角色
- 负责LPDDR PHY IP子系统的数字ASIC验证，搭建测试环境并确保IP功能正确性
- 精通SystemVerilog/UVM验证方法学，掌握Verilog RTL，熟悉Perl/TCL脚本自动化，具备硅后调试能力
申请策略
- 准备展示对Synopsys工具链的熟悉程度，强调中英文沟通能力以适应全球团队协作
- 突出SystemVerilog/UVM项目经验，强调在复杂IP验证中的具体贡献及硅调试成功案例
- 深化对LPDDR等高速接口协议的理解，提升自动化脚本编写能力以优化验证效率
面试指南
- 采用STAR法则回答项目经验，重点阐述技术选型理由、遇到的挑战及解决方案、最终成果
- 请描述你使用UVM构建测试平台的最佳实践
- 你是如何进行硅后调试(Silicon Debugging)并定位问题的？
- 请举例说明你解决过的最复杂的验证覆盖度问题
- 你对LPDDR PHY的工作原理有多少了解？
- 复习SystemVerilog语法细节，回顾过往项目中关于覆盖率收敛和Bug修复的具体案例
职位点评
薪资福利85
成长发展90
工作生活60
使命价值70
薪资福利
85较高
作为上市跨国巨头，提供具有市场竞争力的薪资和完善的福利体系，满足度高。
薪资信号未披露（AI估算：2.5千–4.0万/月）
成长发展
90较高
处于半导体IP行业前沿，技术栈先进，能提供极高的专业成长空间和技术视野。
技术前沿前沿/新兴技术
技术栈LPDDR PHY、ASIC、SystemVerilog、UVM、Verilog
业务类型profit_center
工作生活
60中等
传统外企研发岗通常WLB尚可，但高级验证岗位在项目节点期可能面临高强度工作，具体未明确。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
服务于全球高科技客户，推动芯片技术发展，具有一定的行业使命感和价值感。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
新思科技 的其他在招职位
相似职位推荐
Watch Jobs