超威半导体
Silicon Design Engineer
Silicon Design Engineer
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Eda工具
Soc
Tcl
时序分析
物理设计
芯片设计
跨团队协作
值不值得投
81综合评分
综合评分 81
顶尖芯片企业核心研发岗，技术前沿、成长路径清晰，侧重方法论攻坚与跨团队引领。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
5.8万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
88 个在招 · 其中芯片设计 6 个
市场机会
选择面较广
上海 · 芯片设计 · 约 470 个在招
职位详情
关于这个职位
负责先进SoC全芯片物理设计流程的开发与优化，重点攻关Floorplan规划与长距离互连等技术难题
利用Tcl/Python/Perl编写脚本实现CAD自动化，提升设计效率与良率
作为高级技术骨干，主导方法论从概念验证到量产落地的全生命周期管理
最低要求
拥有电气工程、计算机工程或计算机科学等相关领域的学士或硕士学位
具备扎实的ASIC物理设计基础（包括Floorplanning、Placement、Routing、时序分析与收敛等）
熟练掌握Tcl、Python、Perl编程语言
能够独立驱动复杂方法论开发并从问题定义、架构设计到实施验证及量产部署全流程落地
具备优秀的调试分析能力与跨团队协作沟通能力
工作职责
主导大规模SoC设计的主要功能方法论与流程开发
基于Floorplan、连通性、时序、层级和物理约束，开发识别和优化Repeater及Feedthrough需求的方法论
推动解决时序、长距离互连、层级、布局、拥塞和可路由性等复杂技术问题
使用Tcl、Python、Perl开发健壮且可扩展的CAD自动化方案
推动方法论与流程改进，涵盖概念、原型验证至量产部署全过程
与物理设计、前端设计/集成、时序团队协同，对齐需求并确保方法论成功集成
提供技术指导与评审，指导初级工程师
主动识别方法论缺口，提出解决方案，持续改进质量、可扩展性、运行时间、稳健性和易用性
支持生产项目，分析复杂流程问题，进行根因分析并开发系统性解决方案以防复发
向工程利益相关者和领导层清晰传达技术战略、实施状态、风险与建议
优先资格
具备全芯片物理设计经验，特别是在长距离互连优化、Repeater/Buffer插入或Feedthrough规划等方面
熟悉Cadence Innovus和/或Synopsys Fusion Compiler/ICC2等物理设计工具
有大规模SoC的CAD/EDA方法论开发与自动化部署经验
具备技术领导力，能指导工程师并推动跨部门技术决策
出色的根因分析与系统性问题解决能力
AI 洞察
优缺点分析
优点
- 处于全球顶尖半导体企业核心研发链路，接触最前沿的SoC物理设计技术栈
- 技术深度要求高，易积累不可替代的底层方法论经验
- 完善的培训机制与导师制有助于快速提升技术视野
- 跨部门协作频繁，需平衡多方需求与技术标准
- 自动化脚本维护与流程优化需持续跟进业界最新工具版本
- 适合具备扎实硬件基础、热爱底层技术攻坚、追求长期技术沉淀且抗压能力强的资深工程师
缺点 / 挑战
- 芯片设计迭代周期长、容错率低，面临严格的量产交付压力与复杂的技术瓶颈
角色解读
- 可向首席工程师（Principal Engineer）或技术专家（Technical Fellow）方向发展，深耕底层物理设计与EDA方法论
- 也可转向技术管理岗，带领更大规模的CAD/物理设计团队，或拓展至系统级架构设计领域
- 负责先进SoC全芯片物理设计流程的开发与优化，重点攻克Floorplan规划与长距离互连等技术难题
- 利用Tcl/Python/Perl编写脚本实现CAD自动化，提升设计效率与良率
- 作为高级技术骨干，主导方法论从概念验证到量产落地的全生命周期管理
- 扎实的ASIC物理设计理论基础（布局布线、时序收敛、层级设计）
- 精通Tcl、Python、Perl至少两种脚本语言用于EDA自动化
- 熟练使用Cadence Innovus或Synopsys ICC2等主流物理设计工具
- 具备复杂的根因分析能力与跨团队技术协调能力
申请策略
- 提前研究AMD近期发布的CPU/GPU架构特点及其物理设计挑战
- 准备1-2个完整的技术攻关案例，清晰阐述问题背景、解决思路与最终业务价值
- 关注公司技术博客与行业会议分享，展现对前沿技术的敏感度
- 突出大规模SoC物理设计项目经验，量化流程优化带来的Runtime缩短或良率提升数据
- 详细列出掌握的EDA工具链与脚本语言应用案例
- 强调独立主导方法论开发及跨团队协作的成果
- 深入钻研Advanced Node的物理设计挑战（如FinFET/GAA工艺下的时序与功耗优化）
- 强化Python/Tcl在CI/CD流水线集成方面的实战能力
面试指南
- 采用STAR法则（情境-任务-行动-结果）结构化回答
- 针对技术问题，先阐明底层原理，再说明具体工具链配置与参数调优策略，最后用数据证明效果
- 针对协作问题，强调需求对齐机制、技术评审流程与妥协/坚持的原则
- 请分享一个你主导开发的EDA自动化流程，它是如何提升设计效率的？
- 在大规模SoC设计中，如何处理长距离互连导致的时序违例？
- 遇到多团队需求冲突时，你是如何协调技术方案并推动落地的？
- 复习数字集成电路物理设计经典教材与最新论文，掌握Advanced Node的关键挑战
- 梳理过往项目中遇到的典型Flow痛点及定制化解决方案
职位点评
薪资福利85
成长发展90
工作生活65
使命价值80
薪资福利
85较高
薪资处于半导体行业高位水平，配合上市公司完善的福利体系与长期激励，补偿性动机满足度较高。
薪资信号偏高 (4.5千–7.0万/月)
成长发展
90较高
岗位聚焦前沿SoC物理设计与CAD自动化方法论，技术壁垒高且提供明确的导师指导与跨团队技术决策机会，成长空间广阔。
技术前沿前沿/新兴技术
技术栈Physical Design、EDA、Tcl、Python、Perl、SoC、Cadence Innovus、Synopsys ICC2
成长机会mentor junior engineers、drive technical direction、technical leadership
业务类型profit_center
工作生活
65中等
半导体研发通常需保证项目节点，工作节奏较快，但公司提供标准化福利保障。JD未明确提及弹性工时或远程政策，整体生活化动机满足度中等。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
致力于通过尖端芯片技术推动AI突破与医疗科学进步，社会价值感强，符合追求技术改变世界的使命感。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号advancing healthcare and scientific discovery、powering AI、technology that moves the world forward
创新程度积极采用新技术
超威半导体 的其他在招职位
相似职位推荐
Watch Jobs