联发科
Physical Design Engineer
Physical Design Engineer
发布于 3 天前普通员工/个人贡献者
AI 估算 · 35k–55k · AI 参考估算
HsinChu, Taiwan
中级经验
硕士
全职员工远程工作芯片设计
芯片设计
Tcl
布局布线
时序收敛
深亚微米
物理设计
综合
芯片流片
值不值得投
69综合评分
综合评分 69
先进制程核心技术岗，技术成长性强，薪资有竞争力，但工作生活平衡可能面临挑战。
从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。
薪资怎么样
45K
比芯片设计中位数高
发布情况
新岗位 · 2 天前发布
公司情况
这家公司招聘很活跃
83 个在招 · 其中芯片设计 22 个
市场机会
选择面较广
芯片设计 · 约 580 个在招
职位详情
关于这个职位
该职位负责联发科在7纳米至3纳米先进工艺节点下的芯片物理设计实现
工作内容涵盖从综合、DFT、布局规划、时序收敛到最终签核的全流程，需要解决设计与流程问题并驱动方法学执行，是芯片后端设计的核心岗位
最低要求
电子工程/计算机科学相关专业硕士学历，且具备2年以上相关工作经验
具有深亚微米（先进制程）技术下的综合（SYN）、布局布线（APR）、时序签核（Signoff）的实操经验及流片（tapeout）经验
具备Tcl/Perl/脚本语言/C/C++编程技能
具备较强的沟通能力
工作职责
从事7纳米到3纳米工艺节点的设计实现、方法学及签核工作
执行综合（Synthesis）、可测性设计（DFT）、布局规划（Floorplan）、时钟规划（Clock Planning）、布局布线（Place and Route）、时序收敛（Timing Closure）、工程变更（ECO）、IR压降签核（IR Signoff）及物理验证
管理项目进度，解决设计与流程问题，驱动设计方法学的执行
AI 洞察
优缺点分析
优点
- 接触业界最前沿的芯片制造工艺（3nm），技术含金量高
- 在芯片设计流程的核心环节积累深厚经验，技术壁垒高
- 联发科作为行业头部公司，能提供大项目实战平台和稳定的研发环境
- 需要持续跟进快速迭代的工艺设计套件（PDK）和工具流程
- 拥有扎实的数字集成电路后端设计基础，渴望在先进制程领域深耕，并具备较强问题解决能力和抗压能力的工程师
缺点 / 挑战
- 先进制程设计复杂度高，需处理大量物理效应和约束，技术压力大
- 项目周期紧张，节点要求严格，可能面临较大的交付压力
角色解读
- 在技术路线上可成为资深物理设计工程师或技术专家（Principal Engineer），深入特定领域（如功耗/时序/DFM）
- 可向技术管理方向发展，成为后端设计团队负责人（Tech Lead/Manager），负责团队技术规划与项目交付
- 凭借广泛的芯片设计知识，可转向架构设计、验证或产品定义等相关领域
- 负责先进制程（7nm-3nm）芯片的物理设计全流程，从综合到最终签核
- 执行并优化关键设计环节，如布局布线、时序收敛和物理验证
- 解决设计过程中的技术难题和流程瓶颈，确保设计质量与项目进度
- 精通数字后端设计全流程工具（如Synopsys ICC2、Cadence Innovus）和方法学
- 具备深亚微米设计经验，理解先进工艺节点带来的物理效应和挑战
- 熟练使用Tcl、Perl等脚本语言进行设计自动化及流程定制
- 拥有成功的芯片流片经验，能够处理从设计到签核的复杂问题
申请策略
- 研究联发科当前主打的芯片产品线（如天玑系列）及其采用的工艺，了解其物理设计可能面临的挑战
- 在面试中准备好讲述一个你在物理设计中遇到最棘手的问题以及你是如何分析和解决的
- 详细描述在深亚微米或FinFET工艺下完成的具体设计项目及个人角色，尤其是成功流片经验
- 突出在时序收敛、功耗优化或IR压降分析等具体环节的实战案例与成果
- 列举熟练掌握的EDA工具（如Synopsys/Cadence全家桶）及脚本语言项目
- 复习和深化先进工艺节点的物理设计规则、设计方法学（如低功耗设计流程）
- 实践使用 Tcl/Perl 编写更复杂的自动化脚本，提升设计效率
- 了解最新的半导体制造工艺趋势和挑战，为面试讨论做准备
面试指南
- 使用STAR原则（情境、任务、行动、结果）来结构化你的项目经验回答
- 强调你解决问题的逻辑思维和分析过程，而不仅仅是工具操作
- 将你的经验与岗位要求的先进制程和具体技术环节（如DFT、时钟树）联系起来
- 请描述你在最近一个项目中是如何进行时序收敛的？遇到了哪些挑战？
- 在先进制程下，IR压降分析的关键点是什么？你会采取哪些措施来优化？
- 如果给你一个全新的模块进行物理设计，你的初始流程和规划是怎样的？
- 你如何使用Tcl/Perl脚本解决设计中的重复性工作或复杂问题？请举例
- 重新梳理过去项目的关键数据（如频率、面积、功耗），能清晰地陈述你的设计成果
职位点评
薪资福利75
成长发展85
工作生活40
使命价值65
薪资福利
75中等
该职位薪资估算处于市场中上水平，且联发科为上市巨头，通常提供稳定的薪酬福利体系。
薪资信号未披露（AI估算：35K-55K/月）
成长发展
85较高
工作内容直接涉及3nm等前沿制程技术，是芯片设计的核心环节，能提供极高的技术深度和项目经验积累。
技术前沿前沿/新兴技术
技术栈7nm、3nm、SYN、APR、Signoff、DFT、Tcl、Perl、C++
业务类型profit_center
工作生活
40较低
职位描述未提及任何关于工作时间、远程办公或休假的信息，结合芯片设计行业特性，项目周期压力可能较大。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
65中等
芯片设计是科技产业的核心基石，项目成果直接转化为消费电子产品，能带来一定的行业价值感。
行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术
Watch Jobs