联想
智驾域控制器硬件工程师
智驾域控制器硬件工程师
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程师
硬件工程师
Dfmea
Pcba调试
硬件原理图设计
值不值得投
75综合评分
综合评分 75
车规级硬件技术栈前沿、平台稳定、侧重专业成长，WLB待确认
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.3万
比硬件工程师中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 340 个在招 · 其中硬件工程师 16 个
市场机会
选择适中
武汉 · 硬件工程师 · 21 个在招
职位详情
关于这个职位
负责智能驾驶域控制器的硬件设计与验证，包括原理图设计、Layout评审、BOM创建及PCBA调试点亮
需协同软硬件团队完成热功耗分析、板级信号测试与DV/PV量产问题排查，并主导DFMEA编写与实车环境故障根因分析，确保产品符合汽车行业高标准
最低要求
a) 核心工作内容：汽车域控产品的硬件设计和测试验证、设计FMEA、最坏情况计算分析、故障件分析
b) 职位所需三点核心技能：1）熟练使用cadence绘图软件
）熟悉复杂SOC设计，如高通汽车SOC系列、TC397、NV SOC，熟悉电源架构设计，熟悉DDR5、视频Serdes、高速以太网等其中至少一项车载高速信号的设计与选型
）熟练使用各种硬件开发设备，如示波器，总线分析工具，高速信号测试工具等
c) 教育背景要求： 本科及以上电子相关专业学历，较强的学习能力和动手能力
d) 英语能力要求： 读写流利，口语可以应对工作中的电话会议
e) 行业要求：汽车行业或者计算机硬件行业经验至少5-7年经验
工作职责
a) 按照产品的功能要求，能够独立完成硬件模块原理图设计、layout评审、创建BOM，并能独立完整问题分析和解决
b) 与软件工程师一起完成PCBA的调试和点亮工作，针对调试过程出现的问题进行分析，找到根因，并验证和更新设计
c) 与结构工程师一起，提供产品的热功耗，完成产品热分析和验证
d) 根据硬件设计电路完成模块板级信号测试文档和集成测试工作，并根据测试结果分析和解决设计优化
e) 根据项目需要，分析和解决DV，PV，生产过程中的问题
f) 分析和解决量产项目在实车环境中的问题，并编写问题分析报告
g) 根据汽车行业的流程，编写DFMEA、硬件设计验证测试规范、完成测试报告
AI 洞察
优缺点分析
优点
- 聚焦智能驾驶核心硬件赛道，技术壁垒高且行业需求持续扩张
- 依托成熟企业平台，可接触前沿车规级芯片与完整研发验证流程
- 职责覆盖设计到量产全链路，有利于积累端到端工程经验
- 车规级硬件对可靠性与一致性要求极高，调试周期长且容错率低
- 适合具备扎实数电/模电基础、喜欢钻研底层硬件设计、能适应汽车行业标准流程与项目节奏的工程师
缺点 / 挑战
- 需频繁跨部门协同（软件/结构/测试/质量），沟通与对齐成本较高
- 量产爬坡期可能面临进度压力，需快速响应产线与实车反馈
角色解读
- 纵向深耕成为硬件系统架构师或资深专家，主导下一代域控平台定义
- 横向拓展至硬件项目管理（TPM）或技术管理岗，负责多项目并行交付与团队带教
- 向汽车电子全栈方向延伸，融合嵌入式软件与底层驱动开发，提升系统级视野
- 负责智驾域控硬件从原理图到量产的全生命周期设计，输出BOM与DFMEA文档
- 主导PCBA调试、信号完整性测试及热功耗分析，协同软硬件团队完成板级联调
- 追踪DV/PV阶段及实车环境中的硬件异常，定位根因并推动设计迭代优化
- 精通Cadence进行复杂多层PCB设计，掌握高速接口（DDR5/Serdes/Ethernet）布线与阻抗控制
- 熟悉车规级SOC（高通/英飞凌等）外围电路设计、电源架构规划及最坏情况分析
- 熟练使用示波器、协议分析仪等硬件测试仪器，具备扎实的故障件分析与DFMEA落地能力
申请策略
- 提前了解联想汽车业务布局（如智能交通、边缘计算硬件），面试时展现对业务的理解
- 准备1-2个完整的硬件故障排查案例，清晰展示测试手段选择、数据对比分析与闭环验证过程
- 突出主导过的域控/车规硬件项目全链路经验，量化PCBA一次成功率、信号测试通过率及良率提升数据
- 详细列出使用的EDA工具版本、测试仪器型号及参与的DFMEA/验证规范编写数量
- 强调高速信号设计（如DDR5/Serdes）的实际落地案例与阻抗匹配/端接策略经验
- 补充车规标准（如AEC-Q100、ISO26262功能安全）知识，理解ASIL等级对硬件设计的影响
- 强化高速信号仿真与SI/PI分析能力，掌握主流仿真工具（如HyperLynx/Sigrity）的基础应用
- 提升英文技术文档阅读与会议沟通能力，适应跨国团队协作场景
面试指南
- 采用STAR法则（情境-任务-行动-结果）结构化陈述，重点突出测试手段选择与数据对比分析
- 强调标准化流程执行与跨团队协同机制，展示问题闭环管理与预防措施落地能力
- 结合车规级设计约束（如降额设计、冗余备份、温升控制）阐述技术决策依据
- 请分享一个你处理过的最复杂的PCBA调试或信号完整性问题，你是如何定位根因的？
- 在设计高速接口（如DDR5或Serdes）时，如何平衡性能、功耗与成本？
- 如何编写和落地DFMEA以预防潜在硬件风险？请举例说明
- 面对DV/PV阶段发现的批量性硬件异常，你的排查思路与推进机制是什么？
- 复习高速数字电路理论与阻抗匹配、端接策略，梳理典型拓扑结构的优缺点
职位点评
薪资福利75
成长发展85
工作生活65
使命价值72
薪资福利
75中等
JD未明确披露薪资与福利细节，但作为成熟企业硬件研发岗，整体薪酬竞争力与市场持平，稳定性预期较好。
薪资信号未披露（AI估算：2.5千–4.0万/月）
成长发展
85较高
岗位深度绑定智能驾驶域控硬件，技术栈前沿且涵盖完整车规研发流程，内部技术成长空间明确。
技术前沿前沿/新兴技术
技术栈Cadence、高通汽车SOC、TC397、DDR5、Serdes、DFMEA
业务类型profit_center
工作生活
65中等
硬件研发通常需驻场实验室与产线支持，JD未明确提及弹性工作安排，整体节奏取决于项目节点。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
72中等
参与智能驾驶核心硬件研发，直接赋能自动驾驶安全与出行体验升级，具有显著的行业社会价值。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
Watch Jobs