
普通员工/个人贡献者
综合评分 63
High-impact semiconductor methodology role with strong technical growth potential, but with no disclosed information on compensation or work-life balance.
从薪资福利、成长空间、工作节奏和岗位方向综合评估,方便横向比较。
薪资怎么样
60K
比芯片设计中位数高
发布情况
新岗位 · 3 天前发布
公司情况
这家公司招聘很活跃
约 230 个在招 · 其中芯片设计 22 个
市场机会
选择面较广
芯片设计 · 约 670 个在招
负责开发系统性的芯片设计方法论,解决在先进工艺节点或封装技术中遇到的综合、物理实现、时序/IREM签核等挑战
在相关领域拥有4年以上与代工厂和EDA相关的工作经验
开发系统性的方法论以缓解设计挑战,包括综合、物理实现、时序/IREM签核、工艺假设评估、系统性能评估,适用于先进节点或封装
有流片(tapeout)经验
优点
缺点 / 挑战
The JD does not disclose salary or benefits information. Compensation can only be inferred based on the seniority level and location.
The role involves cutting-edge semiconductor technology and methodologies, offering strong potential for deep technical skill development in a leading industry player.
The JD provides no information about work location flexibility, working hours, or work-life balance, leaving these aspects unconfirmed.
The position is in the high-growth semiconductor industry, contributing to next-generation chip technology development, which can provide a sense of mission in advancing technology.
联发科 的其他在招职位