Watch Jobs
MediaTek logo
联发科
USB Design Verification Leader
立即应聘

USB Design Verification Leader

发布于 大约 16 小时前

基层主管/组长

合肥市
高级经验
全职员工
仅现场办公
学历未注明
硬件工程
Pcie
Serdes
Systemverilog
Usb
Uvm
Ams Ip
Sva

AI 估算 · 25k–45k

联发科为芯片大厂，验证Leader岗位稀缺，技能难度高，合肥薪资略低于一线城市但仍有竞争力。

职位详情

关于这个职位

这个职位是联发科芯片设计团队中的USB设计验证负责人，负责AMS IP设计验证工作

你将使用UVM验证方法学，从规格到测试计划、测试平台开发，确保功能与代码覆盖率目标达成
需要与全球架构、设计、验证团队协作，并持续改进验证流程

最低要求

Quick learner with strong critical thinking and creative problem-solving skills.

Solid knowledge in ASIC design process, Digital Design and UVM-based design verification methodologies.
Proficient on using design and verification languages: UVM, Verilog, System Verilog, and System Verilog Assertions (SVA).
Proficient on Design Verification tools and techniques, including test bench development, simulation, debugging and coverage closure, etc.
Knowledge on Design Verification development process, from specification to test plan, to configurable test bench, drivers and checkers development, to test suite building to meet functional and code coverage goals.
+ years ASIC functional verification hands-on work experience, preferably with some verification experience on analog mixed signal IPs or SERDES IPs, such as USB, UFS, PCIe, DDR-PHY, etc.
Power-aware simulations and gate level simulations is a plus
Scripting and automation skills: Unix/Linux shell programming, Perl, Python, Makefile, and revision management (e.g., Perforce, ClearCase, etc.) is a plus.
Knowledge of Analog Mixed-Signal Design Fundamentals and analog behavioral modeling is a plus
Familiar with programming languages: C, C++, and/or SystemC is a plus.

工作职责

Work in AMS IP Design Verification, in UVM-based verification environment.

Work in DV process from specification to test plan, to configurable test bench, drivers and checkers development, to test suite building to meet functional and code coverage goals.
Apply wide range of Digital and/or AMS DV skills to help and support AMS IP or Chip DV Teams to establish or enhance new or existing DV capabilities, including but not limited to developing scalable and portable Test bench, test cases, drivers, checkers, assertions, and reference models, and running RTL and Gate Level simulations and reaching all coverage closures.
Communicate and collaborate with global architecture, design, verification, and post-Silicon testing teams to address new needs or requirement on DV Support.
Contribute to continuous improving on AMS DV process for better quality and efficiency through methodology and process improvements.

AI 洞察

优缺点分析

优点

  • 联发科是全球领先的芯片设计公司，平台大，技术积累深厚，有利于技能成长
  • 验证Leader岗位有管理职责，能锻炼领导力和项目管理能力
  • 薪资水平在合肥具有较强竞争力，且芯片行业持续增长
  • 芯片验证周期长，需要耐心和细致，工作强度可能较大
  • 适合有丰富验证经验、希望向技术管理方向发展，并在芯片大厂稳定发展的工程师

缺点 / 挑战

  • 要求较高，需同时掌握数字验证和混合信号知识，学习曲线陡峭
  • 需要与全球多地团队协作，对沟通能力和时间管理有较高要求

角色解读

  • 可向更高级别的验证架构师或芯片设计经理发展，领导更大规模的验证团队
  • 深化混合信号验证技能，成为AMS验证专家
  • 横向拓展至芯片前端设计或系统级验证领域
  • 负责AMS IP（如USB、PCIe等）的设计验证工作，使用UVM搭建验证环境
  • 从规格文档出发，制定验证计划，开发可配置的测试平台、驱动和检查器
  • 运行RTL和门级仿真，确保功能和代码覆盖率达标，并参与低功耗仿真
  • 与全球团队协作，推动验证流程和方法改进
  • 精通UVM验证方法学，熟练使用Verilog、SystemVerilog和断言
  • 具备ASIC设计验证全流程经验，包括测试计划、仿真调试、覆盖率闭合
  • 熟悉AMS IP或SERDES IP（USB/UFS/PCIe/DDR-PHY）验证者优先
  • 掌握脚本语言（Perl/Python）和版本管理工具，能提升自动化效率

申请策略

  • 关注联发科的验证方法论和内部培训资源，面试中展现学习热情
  • 提前了解联发科在合肥的芯片设计业务方向，强调自身的匹配度
  • 突出UVM验证项目经验，特别是AMS IP或SERDES IP的验证案例
  • 强调验证流程搭建和团队领导经验，展示项目管理能力
  • 列出脚本自动化、覆盖率优化等具体成果
  • 提及跨团队协作经历和英文沟通能力
  • 如果尚未接触AMS或SERDES，可以学习相关IP（如USB、PCIe）协议和验证方法
  • 加强SystemVerilog断言和覆盖率驱动验证技巧

面试指南

  • 采用STAR法则（情境-任务-行动-结果）描述项目经历
  • 对于技术问题，先解释基本原理，再结合实际项目经验
  • 对于团队管理问题，强调目标分解、沟通机制和结果导向
  • 请详细介绍你使用UVM验证一个复杂AMS IP的过程，包括测试计划、环境搭建和调试
  • 你是如何确保验证覆盖率满足要求的？能否举例说明覆盖率驱动的验证方法？
  • 描述一次你领导验证团队顺利完成项目的经历，如何协调分工和解决冲突？
  • 你对USB协议了解多少？如何验证USB PHY的数字部分？
  • 如何处理门级仿真中的时序问题？有哪些常见的调试技巧？

职位点评

70
综合评分

联发科合肥验证Leader岗，薪资竞争力强，前沿技术栈，工作强度较大。

从薪资福利、成长空间、工作节奏和岗位方向综合评估，方便横向比较。

更适合这类人
适合追求技术深度和团队领导力成长，能接受一定工作强度的验证工程师。
表现最好
成长发展
相对薄弱
工作生活
薪资福利75
成长发展85
工作生活40
使命价值70

薪资福利

75中等

联发科薪资在合肥有竞争力，但未明确薪资范围，福利仅凭行业经验推测。

薪资信号未披露（AI估算：25K-45K/月）

成长发展

85较高

职位涉及前沿的AMS验证技术，导师制未提及，但团队领导和流程改进机会发展性强。

技术前沿前沿/新兴技术
技术栈UVM、Verilog、SystemVerilog、AMS IP、SERDES、USB、PCIe、Python
成长机会continuous improving、methodology and process improvements
业务类型ambiguous

工作生活

40较低

仅现场办公，未提及弹性工作或WLB，芯片验证通常加班较多。

工作模式仅现场办公
办公地点科技园/产业园
加班情况JD含高强度暗示词

使命价值

70中等

芯片行业增长稳定，联发科产品影响力大，但功能验证岗位直接社会贡献有限。

行业发展稳定成熟行业
社会影响中性/一般
创新程度积极采用新技术

联发科 的其他在招职位

相似职位推荐

Watch Jobs