长鑫存储
DRAM电路设计工程师（DFT）-DRAM Circuit Design Engineer（DFT）(J21541)
DRAM电路设计工程师（DFT）-DRAM Circuit Design Engineer（DFT）(J21541)
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Eda工具
Mbist
全定制电路
混合信号验证
良率提升
值不值得投
76综合评分
综合评分 76
国产存储核心研发岗、技术前沿、发展空间大、现场办公为主
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
4.5万
比芯片设计中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 1940 个在招 · 其中芯片设计 约 150 个
市场机会
选择面较广
合肥 · 芯片设计 · 约 140 个在招
职位详情
关于这个职位
负责DRAM芯片的可测试性设计(DFT)架构定义与底层电路优化，采用全定制方法完成压缩测试模式及MBIST等模块设计
协同测试团队进行ATE硅片分析以推动良率提升，并负责测试软硬件协同以优化测试效率与成本
最低要求
教育背景与专业知识：硕士及以上学历，微电子、集成电路或相关专业毕业，对数字/模拟电路和CMOS器件原理有深入认识
专业技能与资格：能使用Spectre、finesim、Hspice、Virtuoso、Calibre等EDA设计工具，具备混合信号电路设计和验证经验，包括电路实现、时序分析和优化
行业与专业经验：有DDR/LPDDR DRAM产品设计和验证经验者优先，有全定制电路设计经验者优先
项目/任务成果：主导或深度参与过至少一款芯片的DFT架构设计与实现，包括MBIST或压缩测试模式方案
其他要求：具有良好的团队合作精神和沟通能力，学习能力强，能在灵活、充满活力的环境中自我激励
工作职责
芯片级DFT架构定义与设计：参与芯片DFT架构的定义与设计，确保芯片设计满足可测试性要求
DFT电路设计与优化：采用全定制电路设计方法和低功耗设计方法，完成DFT电路设计、仿真与优化，包括压缩测试模式、MBIST等
ATE协同与良率提升：协助测试工程师进行ATE硅片分析，调试测试failure，推动芯片良率提升
设计与测试软硬件协同：负责DRAM DFT设计与测试软硬件协同，推动测试效率提升与测试成本缩减
跨团队协作与指导：指导版图团队进行相关电路布局布线，协同验证团队进行电路调试和问题解决，与测试团队合作管理DFT需求与设计实现
优先资格
有DDR/LPDDR DRAM产品设计和验证经验者优先，有全定制电路设计经验者优先
AI 洞察
优缺点分析
优点
- 处于国产自主可控存储芯片核心赛道，技术壁垒高且行业战略地位突出
- 直接参与高端DRAM产品从架构到流片的全流程，技术成长曲线陡峭
- 公司资金实力雄厚，研发设备与EDA授权资源充足，平台支撑力强
- 跨团队协作密集，需频繁对齐设计、测试与生产端需求，沟通成本高
- 临近流片或量产节点时工作强度显著提升，需具备较强的抗压韧性
- 适合微电子/集成电路专业背景扎实、热爱硬件底层设计、抗压能力强且追求技术深度的求职者
缺点 / 挑战
- 芯片研发周期长且容错率低，需应对复杂的时序收敛与硅片调试压力
角色解读
- 纵向深耕成为资深DFT架构师或芯片测试技术专家
- 横向拓展至芯片前端验证、测试工程或产品定义管理方向
- 积累多代流片经验后具备独立负责核心IP模块与带教新人能力
- 负责DRAM芯片DFT架构规划与底层电路实现，确保设计满足可测试性标准
- 主导压缩测试模式与MBIST模块的全定制设计与仿真优化
- 协同ATE测试团队分析硅片失效数据，定位并解决测试Failure
- 推动测试软硬件协同开发，优化测试覆盖率并降低量产测试成本
- 精通全定制电路设计与混合信号验证，熟悉CMOS器件物理原理
- 熟练掌握Spectre、Hspice、Virtuoso、Calibre等主流EDA工具链
- 理解DRAM产品架构特性，具备MBIST算法与测试向量生成能力
- 具备跨部门项目推进能力，能有效协同版图、验证与测试团队
申请策略
- 提前研究长鑫存储的产品线布局与技术路线图，匹配个人经验
- 面试时准备具体的电路设计案例与故障排查思路，展现工程落地能力
- 突出参与过的完整芯片流片项目，详细说明负责的DFT模块、覆盖率指标与最终结果
- 量化展示通过DFT优化带来的测试时间缩短、良率提升或成本节约数据
- 清晰列出掌握的EDA工具版本、电路设计经验及熟悉的DRAM协议标准
- 强化MBIST自测试架构原理与压缩测试算法的底层逻辑
- 补充ATE测试平台操作规范与硅片失效数据分析方法
- 关注LPDDR5/6等新一代DRAM接口标准演进与测试挑战
面试指南
- 采用STAR法则结构化描述项目背景、个人职责、技术方案选型与最终交付结果
- 针对技术难题，先阐述理论依据与约束条件，再结合具体工具参数、仿真数据与迭代步骤说明解决路径
- 强调数据驱动思维，用覆盖率、PPA指标或良率变化量化技术决策的价值
- 请详细介绍你主导的一款芯片DFT架构设计过程与难点
- 如何在DFT开销与芯片性能/面积之间取得平衡？
- 遇到ATE测试失败时，你的定位根因与解决流程是什么？
- 熟悉哪些EDA工具？在实际应用中遇到过哪些时序收敛问题？
- 如何评估不同压缩测试模式的覆盖率与测试向量生成效率？
职位点评
薪资福利80
成长发展85
工作生活60
使命价值75
薪资福利
80较高
薪资处于行业中上水平，配合C轮后融资背景与超大规模企业实力，福利体系完善，岗位稳定性强。
薪资信号未披露（AI估算：3.0千–6.0万/月）
成长发展
85较高
提供接触国产高端存储芯片全流程研发的机会，技术栈前沿且实战性强，内部导师制与跨团队指导机制隐含其中。
技术前沿前沿/新兴技术
技术栈DRAM、DFT、MBIST、Spectre、Hspice、Virtuoso、Calibre
业务类型profit_center
工作生活
60中等
硬件研发通常需现场办公，工作节奏受流片节点影响较大，但JD提及灵活环境，整体WLB处于中等水平。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
投身国产自主可控存储芯片研发，具有显著的行业战略价值与社会影响力，职业使命感较强。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
长鑫存储 的其他在招职位
相似职位推荐
Watch Jobs