英伟达
Senior Mixed Signal Circuit Design Engineer
Senior Mixed Signal Circuit Design Engineer
发布于 1 天前普通员工/个人贡献者
全职员工仅现场办公硬件工程
硬件工程
Finfet
Pll
混合信号设计
硅后调试
芯片验证
高速接口
值不值得投
81综合评分
综合评分 81
顶尖AI芯片大厂、前沿混合信号设计、技术成长极佳、阶段性工作强度中等偏上。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
4.7万
比硬件工程中位数高
发布情况
新岗位 · 昨天发布
公司情况
这家公司招聘很活跃
约 510 个在招 · 其中硬件工程 43 个
市场机会
选择面较广
新竹 · 硬件工程 · 84 个在招
职位详情
关于这个职位
负责英伟达NVLink下一代高速接口（TX/RX/Clocking/PLL）的混合信号电路设计与开发
从概念设计、原理图绘制、版图验证到硅后测试全流程主导，需使用Cadence等EDA工具完成深亚微米CMOS工艺下的模拟/数模混合电路架构与优化，并支持芯片流片后的调试与性能达标
最低要求
电气工程、计算机工程或相关领域的理学硕士学位或同等海外学历，具备扎实的模拟设计背景
年以上工业界模拟电路设计经验
具备深亚微米工艺（尤其是FINFET）的CMOS模拟/混合信号电路设计经验
熟悉Cadence IC设计环境及Spectre、HSpice、Finesim、XA等模拟电路仿真工具
具备搭建组件级与顶层电路验证测试平台环境的经验
掌握模拟与数字电路的行为级建模能力
具备出色的调试与分析能力
熟练进行模拟仿真（包括噪声分析、环路稳定性分析、交流/直流/瞬态分析、蒙特卡洛分析等）
具备优秀的沟通能力，以及渴望成为优秀团队成员的意愿与能力
工作职责
定义电路需求，并完成从原理图、版图到验证及特性分析的全流程设计
使用Spectre、Hspice等工具进行深亚微米CMOS技术的原理图设计
负责采用Cadence Virtuoso等业界标准EDA工具的架构、晶体管设计与验证
优化电路以满足系统性能规格要求
与版图工程师协作，提供详细的布局规划及匹配与高速布线的指导
支持硅后调试与Bring-up工作
优先资格
具备出色的沟通协调能力，以及强烈的团队协作意愿与精神
AI 洞察
优缺点分析
优点
- 加入全球顶尖AI与GPU巨头，接触最前沿的NVLink互联技术
- 技术栈深厚，能完整参与芯片从设计到流片的核心环节
- 行业壁垒高，职业护城河宽
- 技术门槛极高，需持续跟进先进制程与高速接口标准
- 对底层物理层设计经验要求苛刻
缺点 / 挑战
- 项目周期紧，硅后调试阶段压力较大
- 适合拥有扎实微电子/集成电路背景、追求硬核技术研发、能承受高压挑战的资深工程师
角色解读
- 可向首席IC设计师或技术专家方向发展
- 积累核心IP开发经验后可转向系统架构师
- 在AI/自动驾驶芯片领域具备广阔的行业晋升空间
- 负责高速接口电路（如TX/RX/PLL）的架构设计与原理图绘制
- 主导从仿真验证到硅后测试的全流程开发
- 使用EDA工具优化电路以满足系统性能指标
- 精通深亚微米CMOS/FINFET工艺的模拟/数模混合电路设计
- 熟练掌握Cadence Virtuoso、Spectre、Hspice等EDA工具
- 具备扎实的噪声分析、环路稳定性及蒙特卡洛仿真能力
申请策略
- 准备详细的技术作品集或过往项目架构图
- 面试前深入研究NVLink协议与英伟达最新GPU架构
- 展现跨部门协作解决复杂硬件问题的能力
- 突出深亚微米/FINFET工艺下的模拟/混合信号设计项目
- 详细列出使用的EDA工具链及具体仿真分析案例
- 强调高速接口（PCIe/NVLink/USB等）设计经验与硅后调试成果
- 强化高速SerDes架构与时钟数据恢复(CDR)理论知识
- 提升Python/Tcl脚本自动化测试与数据解析能力
面试指南
- 采用STAR法则描述项目背景、设计难点、解决方案与最终结果
- 重点展示理论推导与仿真验证的结合过程
- 强调通过系统性排查（如参数扫描、蒙特卡洛分析）定位根因的逻辑
- 请分享一个你设计的PLL或高速Tx/Rx电路，你是如何优化其抖动和功耗的？
- 在深亚微米工艺下，如何处理工艺偏差(PVT)对模拟电路性能的影响？
- 遇到硅后测试不达标时，你的调试思路是什么？
- 复习模拟IC经典教材中的高频/高速电路章节
- 整理过往项目中遇到的典型失效模式及解决路径
职位点评
薪资福利85
成长发展90
工作生活65
使命价值80
薪资福利
85较高
英伟达作为上市巨头，提供具有市场竞争力的薪酬与完善福利，资深IC设计岗位薪资在新竹地区属领先水平，满足度高。
薪资信号偏高 (3.5千–5.8万/月)
成长发展
90较高
岗位聚焦前沿AI与自动驾驶芯片互联技术，提供完整的芯片流片与硅后验证机会，技术成长路径清晰。
技术前沿前沿/新兴技术
技术栈Cadence Virtuoso、Spectre、Hspice、FINFET、NVLink、PLL、CMOS
业务类型profit_center
工作生活
65中等
芯片设计工作通常需配合流片节点与测试周期，阶段性强度较高，但大厂通常提供相对规范的工时管理。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
参与构建下一代NVLink技术，直接赋能AI计算与自动驾驶等改变行业的核心领域，社会价值与技术使命感强。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度积极采用新技术
英伟达 的其他在招职位
相似职位推荐
Watch Jobs