思科
Hardware Engineer
Hardware Engineer
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程
硬件工程
Asic集成
Fpga
Pcb设计
以太网协议
供应链协调
实验室测试
硬件设计
系统调试
高速电路
值不值得投
77综合评分
综合评分 77
顶尖外企硬件研发岗，技术前沿业务核心，薪酬福利稳健，实验室工作强度中等偏上。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
2.4万
比硬件工程中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
54 个在招 · 其中硬件工程 7 个
市场机会
选择面较广
新竹 · 硬件工程 · 85 个在招
职位详情
关于这个职位
负责下一代超大规模交换机硬件的架构设计与开发，涵盖系统规范定义、原理图绘制、FPGA设计及软硬件联调
需主导板级调试与故障排查，协调跨部门团队及供应商，推动产品从设计到量产的全流程落地
最低要求
电气、计算机或通信工程本科及以上学历，具备7年以上相关经验（硕士可放宽至5年）
熟悉电源、时钟、内存、CPU及各类系统接口等通用硬件技术
拥有复杂高速电路板设计与板级调试经验
熟练掌握原理图/布局、硬件调试、故障排查及系统级测试
具备与软件团队协作进行系统调试、移植及设备配置的能力
工作职责
定义与设计基于Silicon One和/或商用ASIC及CPU子系统的下一代超大规模交换机硬件
负责系统与板级规范制定、原理图捕获、FPGA设计以及ASIC/系统级调试与故障排查
协同ASIC、DFT、信号完整性、软件、诊断与制造等多个团队，将系统调试至正常运行状态并解决设计问题
在实验室使用示波器等仪器进行调试与故障排查
担任主要组件供应商的技术联络人，跟进产品相关技术问题
优先资格
熟悉25G至1.6T高速以太网接口及光模块技术
具备数据中心或服务器/HPC领域的x86或ARM CPU开发经验
掌握原理图、PCB及Verilog HDL/VHDL设计
有实验室调试与产品验证经验
了解以太网协议者优先
熟悉DRAM、CPU子系统及PCIe、I2C、SPI等控制接口
具备自驱力、团队协作精神及出色的沟通能力
AI 洞察
优缺点分析
优点
- 参与AI时代核心基础设施研发，技术栈处于行业前沿且业务基本盘稳固
- 跨国巨头平台资源雄厚，提供全链路开发环境与完善的内部培训体系
- 端到端参与产品设计至量产，利于积累高价值的系统工程经验
- 高速电路设计与系统联调难度极高，需持续跟进最新接口标准与硅片演进
- 实验室驻场调试频繁，对体能与专注力有一定要求
- 适合追求硬核技术深耕、具备扎实电子工程基础且抗压能力强的资深硬件工程师
缺点 / 挑战
- 跨团队协同与供应商管理沟通成本高，项目节点压力较大
角色解读
- 可向首席硬件架构师或技术专家方向发展，主导下一代平台研发
- 积累深厚后可转向硬件项目管理或技术总监，统筹多产品线规划
- 横向拓展至AI服务器、高端网络设备或数据中心基础设施领域
- 负责核心交换机硬件架构设计与原理图/PCB开发，定义系统级规范
- 主导板级与系统级调试、故障排查及实验室验证，确保硬件功能达标
- 协调跨部门团队与外部供应商，推进项目从设计到量产的全流程落地
- 精通高速电路设计与时钟/电源/内存架构，熟悉复杂板级信号完整性
- 熟练掌握FPGA编程与Verilog/VHDL语言，具备扎实的EDA工具应用能力
- 具备扎实的硬件调试仪器操作经验与系统级测试方法论
申请策略
- 提前研究思科交换机产品线及Silicon One架构，面试时准备具体的硬件Debug案例
- 关注公司近期技术白皮书与行业会议演讲，展现对业务方向的深度理解
- 突出高速板级设计项目经验，明确标注所用工具链与性能指标
- 详细列出FPGA/PCB设计成果及系统调试成功案例，量化解决的问题数量
- 强调跨部门协作与供应商管理经验，体现技术接口与项目管理能力
- 强化25G以上高速接口知识、信号完整性仿真能力及EMI/EMC设计规范
- 提升EDA工具进阶应用技巧，掌握自动化测试脚本编写能力
- 补充数据中心服务器硬件架构与主流CPU/ASIC生态相关知识
面试指南
- 采用STAR法则结构化回答，重点突出问题分析逻辑、使用的测试仪器/方法、跨部门协作策略及最终量化结果
- 针对技术原理题，先阐述核心机制，再结合实际设计约束（如成本、交期、工艺）给出权衡方案
- 对于协作管理类问题，强调主动沟通机制、文档沉淀与风险前置管理的重要性
- 请分享一个你解决过的最复杂的硬件调试案例，你的分析路径是什么？
- 在设计高速PCB时，如何保证信号完整性并降低串扰风险？
- 描述一次你与软件团队联合调试的经历，遇到版本不匹配如何处理？
- 面对供应商交付延迟或物料缺陷，你会采取哪些应急措施？
- 复习高速数字电路设计原则、常见总线协议时序及SI/PI基础理论
职位点评
薪资福利85
成长发展80
工作生活60
使命价值75
薪资福利
85较高
跨国企业通常提供符合市场水准的薪酬与基础保障，但JD未明确披露具体薪资结构或额外福利细节。
薪资信号未披露（AI估算：1.8千–3.0万/月）
成长发展
80较高
岗位聚焦AI时代核心硬件平台研发，技术栈处于行业前沿，全链路开发模式为长期技术深耕提供良好土壤。
技术前沿前沿/新兴技术
技术栈Silicon One、高速以太网、FPGA、Verilog、PCIe、DRAM
业务类型profit_center
工作生活
60中等
硬件研发需常驻实验室进行调试与验证，工作性质偏向现场作业，JD未提及弹性工时或远程办公政策。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
75中等
致力于构建AI时代安全可靠的数字基础设施，技术方案直接服务于全球组织的数据连接与安全保护。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号revolutionizing how data and infrastructure connect and protect organizations、create solutions that power how humans and technology work together
创新程度积极采用新技术
思科 的其他在招职位
相似职位推荐
Watch Jobs