思科
Hardware Engineer
Hardware Engineer
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程师
硬件工程师
Asic集成
Fpga开发
Pcb设计
以太网协议
供应商管理
信号完整性
硬件调试
系统级测试
高速接口
值不值得投
72综合评分
综合评分 72
顶尖通信硬件研发岗，技术前沿且薪酬优厚，侧重现场调试与跨团队攻坚
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
4.0万
比硬件工程师中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
50 个在招 · 其中硬件工程师 3 个
市场机会
选择适中
新竹 · 硬件工程师 · 26 个在招
职位详情
关于这个职位
负责下一代超大规模交换机硬件平台的设计与开发，涵盖原理图绘制、FPGA设计及板级调试
需协同ASIC、软件及制造团队完成系统联调与故障排查，确保产品从设计到量产的高质量交付，推动AI时代核心网络设备的技术演进
最低要求
{电子工程、计算机工程或电信相关专业本科及以上学历，具备7年以上相关工作经验
或硕士学位且具备5年以上经验
,熟悉常见硬件技术，包括电源、时钟、内存、CPU及各类系统接口
,具备复杂高速电路板设计及板级启动（bring-up）经验
,拥有原理图/布局设计、硬件启动、故障排查及系统级测试经验
,具备与软件团队协作进行系统启动、移植及设备配置（寄存器级别）的经验
}
工作职责
{"基于Silicon One和/或商用ASIC以及CPU子系统，定义并设计下一代超大规模交换机硬件
",负责系统及板级规范制定、原理图捕获、FPGA设计、ASIC/系统级启动及故障排查
,与ASIC、DFT、信号完整性、软件、诊断和制造等多个团队紧密协作，将系统启动至可用状态并解决设计问题
,在实验室使用示波器和分析仪进行调试与故障排查
,担任主要组件供应商的技术联络人，跟进产品相关事项
}
优先资格
{熟悉25G、100G、400G、800G、1.6T高速以太网接口及光模块技术
,"具备数据中心或服务器/HPC领域的x86或ARM CPU开发经验
","精通原理图、PCB设计及Verilog HDL/VHDL设计
",具备产品实验室启动与设计验证经验
,了解以太网协议者优先
,熟悉DRAM、CPU子系统及PCIe、I2C、SPI、MDC/MDIO等控制接口
,具备自我驱动力、团队合作精神及出色的沟通能力
}
AI 洞察
优缺点分析
优点
- 身处AI算力基础设施核心赛道，技术栈处于通信与计算交叉前沿
- 提供完善的研发资源与供应链支持，项目落地规模大且技术底蕴深厚
- 全流程参与设计到量产，能积累完整的硬件工程化实战经验
- 高速接口（400G/800G及以上）设计难度极高，对信号完整性要求严苛
- 跨团队协调成本高，需同时应对ASIC厂商、软件团队及制造端的多重需求
- 具备扎实电路功底与系统思维，追求硬核技术突破且抗压能力强的硬件工程师
缺点 / 挑战
- 产品迭代周期紧，实验室调试与问题定位压力较大
角色解读
- 向首席硬件架构师发展，主导下一代通信设备硬件平台规划
- 转向系统级产品经理或技术项目经理，统筹硬件全生命周期管理
- 深耕高速互连与光电器件领域，成为特定技术方向的行业专家
- 负责核心网络交换设备的底层硬件架构设计与原理图绘制
- 主导高速电路板的板级启动（Bring-up）与系统级联调测试
- 跨部门协同解决信号完整性、电源完整性及软硬件接口兼容性问题
- 对接上游芯片与模组供应商，推进物料选型与量产导入
- 扎实的模拟/数字电路设计能力，精通高速PCB布局布线
- 熟练掌握FPGA开发及Verilog/VHDL语言，具备底层驱动调试经验
- 丰富的系统级故障排查能力，熟练使用示波器、逻辑分析仪等仪器
- 深入理解高速串行接口协议（如PCIe, Ethernet）及CPU/内存子系统架构
申请策略
- 提前研究思科Silicon One自研芯片架构及其生态兼容性
- 准备1-2个完整的高速硬件项目复盘，重点阐述难点攻关过程
- 突出高速PCB设计案例，量化展示信号完整性优化成果与量产通过率
- 强调FPGA原型验证及底层软硬件联调经验，列举具体接口协议掌握程度
- 体现跨部门协作与供应商管理经验，说明如何推动设计问题闭环
- 深入学习SiP/CoWoS等先进封装技术对硬件设计的影响
- 强化Python/Tcl脚本自动化测试能力，提升实验室调试效率
- 补充以太网物理层（PHY）及光模块最新标准知识
面试指南
- 采用STAR法则结构化陈述项目背景、个人行动、技术难点与最终量化结果
- 展现系统化调试思维：从电源/时钟基础检查，到信号链路追踪，再到软硬件边界隔离定位
- 强调数据驱动决策，结合仿真结果与实际测量波形进行交叉验证
- 请分享一次你解决复杂高速信号完整性问题的具体经历
- 在系统Bring-up阶段，如果硬件与软件行为不一致，你的排查思路是什么？
- 如何评估和选择新型号的高速收发器或光模块？
- 面对多团队并行开发，如何确保硬件规格按时冻结并满足量产要求？
- 复习高速串行总线物理层协议与时钟树设计要点
职位点评
薪资福利85
成长发展80
工作生活40
使命价值70
薪资福利
85较高
提供具有市场竞争力的薪酬包，福利体系完善，长期职业发展稳定性高。
薪资信号市场水准 (3.0千–5.0万/月)
成长发展
80较高
接触AI时代核心交换硬件与自研芯片技术，技术前沿性强，内部成长空间广阔。
技术前沿前沿/新兴技术
技术栈Silicon One、High-speed Ethernet、FPGA、ASIC、Verilog
业务类型profit_center
工作生活
40较低
硬件研发岗需常驻实验室进行板级调试与系统联调，工作模式以现场办公为主，节奏紧凑。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
致力于构建AI时代数字化基础设施，技术成果广泛应用于全球企业网络，具备明确的行业价值。
行业发展稳定成熟行业
社会影响正向社会影响力较高
使命信号revolutionizing how data and infrastructure connect、power how humans and technology work together
创新程度积极采用新技术
思科 的其他在招职位
相似职位推荐
Watch Jobs