华为
异构加速FPGA设计工程师
异构加速FPGA设计工程师
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公硬件工程师
硬件工程师
Ai Ran
Pcie
Uvm
异构计算
数字逻辑
硬件加速
值不值得投
77综合评分
综合评分 77
6G与AI前沿技术驱动、技术成长空间极大、研发强度高、薪酬具竞争力的硬核研发岗
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.5万
比硬件工程师中位数高
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 660 个在招 · 其中硬件工程师 47 个
市场机会
选择适中
成都 · 硬件工程师 · 17 个在招
职位详情
关于这个职位
负责6G无线通信场景下的异构架构设计与AI芯片+FPGA加速方案研发
主要工作包括洞察AI RAN趋势，通过FPGA实现物理层AI算法的硬件加速与逻辑优化，并主导宇航级逻辑电路设计及可靠性技术突破，构建领先的数字逻辑能力
最低要求
学历：本科/硕士/博士
具备技能：
精通Verilog、C等语言，熟练使用Vivado、Quartus及VCS、Verdi工具
掌握UVM方法学，具备Python、Matlab算法仿真能力
熟悉高速接口(PCIE等）、ETH网络互联接口、AXI / AHB / APB等内部总线接口
熟悉中频/基带算法原理和FPGA工程化流程
具备良好创新能力、沟通协调及团队协作精神
拥有独立工作能力，善于解决复杂技术问题，持续推动技术创新与突破
过往经验：
具备大规模FPGA算法工程化项目经验、了解AI底层硬件实现结构，或参与过宇航器FPGA器件的设计研发
具备丰富的软硬件架构划分与实现经验
工作职责
洞察业界AI RAN发展趋势，提出无线独有的AI RAN解决方案，通过FPGA异构加速AI芯片处理，实现物理层AI业界领先
交付FPGA异构逻辑设计方案，在矩阵运算，并行化处理等方向进行深度逻辑优化，实现特定AI算法的硬件加速
参与无线面向6G的异构架构设计与关键技术突破，如提供高灵活、低延时、低功耗、高可靠的AI芯片+FPGA的异构处理方案
主导宇航逻辑电路方案设计和可靠性关键技术突破，构建无线领先的数字逻辑能力
优先资格
最好主导或核心参与过AI for 逻辑/芯片的项目设计与开发
满足技能和经验要求的多项优先，具备AI芯片和FPGA数据交换与加速设计相关经验优先
AI 洞察
优缺点分析
优点
- 处于6G与AI算力前沿交叉赛道，技术壁垒高且行业前景广阔
- 依托头部企业平台资源，可接触顶级通信与芯片级项目，技术视野开阔
- 技术栈硬核且高度垂直，长期积累极具市场竞争力与不可替代性
- 项目涉及底层硬件与算法深度耦合，调试、时序收敛与优化难度极高
- 高强度研发节奏下对问题解决能力、抗压能力与跨团队协作要求严苛
- 适合具备扎实数字电路基础、热爱底层硬件研发、追求技术深度，且能在高压环境下保持高效产出的工程师
缺点 / 挑战
- 技术迭代极快，需持续跟进AI RAN与6G最新标准，学习压力大
角色解读
- 可向异构计算架构师或AI硬件加速专家方向发展，深耕底层硬件与算法融合领域
- 积累深厚工程经验后，可转向技术管理、核心预研或跨学科技术带头人岗位
- 在6G与AI算力交叉赛道建立技术壁垒，提升行业话语权与长期职业竞争力
- 负责6G无线通信场景下的AI RAN架构设计，利用FPGA实现AI算法的硬件级加速与逻辑优化
- 主导高性能数字逻辑电路设计与工程落地，完成矩阵运算与并行处理等核心模块的深度优化
- 协同软硬件团队进行系统架构划分，解决复杂技术难题并推动底层技术创新与突破
- 精通Verilog/C语言及主流FPGA开发工具链（Vivado/Quartus/VCS/Verdi）
- 熟练掌握高速接口协议（PCIe/ETH）与内部总线标准（AXI/AHB/APB）
- 具备扎实的算法仿真能力（Python/Matlab）及UVM验证方法学基础
- 理解中频/基带算法原理与FPGA工程化全流程，具备软硬件协同设计思维
申请策略
- 提前研究ICT BG无线产品线布局及6G白皮书，展现业务理解力
- 准备1-2个完整的项目案例，重点阐述技术难点攻关过程、工具选型依据与个人核心贡献
- 突出大规模FPGA工程化落地经验，量化展示逻辑优化带来的性能/功耗提升指标
- 详细列举参与过的AI加速或通信基带相关项目，强调软硬件协同设计能力
- 清晰列出掌握的EDA工具链、高速接口协议熟练度及UVM验证实践经验
- 强化Python/Matlab在算法仿真与自动化测试中的应用，提升代码效率
- 深入研习UVM验证方法及形式验证工具，完善闭环验证思维
- 关注AI RAN架构演进与新型高速接口标准，拓宽技术前瞻性
面试指南
- 采用STAR法则（情境-任务-行动-结果）结构化回答，先阐明技术背景与业务目标
- 分步骤说明架构设计思路、工具选型依据、关键优化手段，最后用量化数据（如频率提升、功耗降低、延迟减少）证明成果
- 遇到时序或信号完整性问题时，清晰说明排查路径、约束文件调整策略与工程折衷方案
- 请详细介绍一个你主导的大规模FPGA项目，你是如何进行软硬件架构划分的？
- 针对AI矩阵运算，你在FPGA上做了哪些具体的并行化、流水线或存储优化？
- 如何保证高速接口（如PCIe）数据传输的完整性、带宽利用率与时序收敛？
- 在FPGA工程化过程中，遇到过最复杂的Bug是什么？你是如何定位与解决的？
- 复习数字电路基础、高速串行接口原理、时钟域交叉处理与信号完整性知识
职位点评
薪资福利82
成长发展92
工作生活48
使命价值76
薪资福利
82较高
岗位薪酬在硬件研发领域具备较强竞争力，结合成都地区生活成本，整体待遇处于市场中上水平，但JD未明确披露具体福利细节。
薪资信号未披露（AI估算：2.5千–4.5万/月）
成长发展
92较高
岗位直接对接6G与AI RAN前沿技术，技术栈先进且项目复杂度极高，能提供深度的技术成长空间与行业视野。
技术前沿前沿/新兴技术
技术栈FPGA、Verilog、AI RAN、异构计算、PCIe、UVM、Python、Matlab
业务类型profit_center
工作生活
48较低
硬件研发与前沿预研通常伴随较高工作强度，JD未提及弹性工时或远程办公安排，WLB可能面临一定挑战。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
76中等
参与6G无线通信与AI融合的国家战略级技术突破，具有显著的行业引领价值与技术使命感。
行业发展高速增长赛道
社会影响正向社会影响力较高
创新程度开拓性创新（行业首创）
Watch Jobs