英特尔
SOC logic design engineer
SOC logic design engineer
发布于 6 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Ip集成
Rtl设计
Soc架构
Systemverilog
功耗优化
数字电路设计
时序分析
芯片验证
值不值得投
72综合评分
综合评分 72
大厂核心研发岗、技术成长空间大、现场办公为主、WLB一般
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便比较职业起点。
薪资怎么样
2.2万
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
55 个在招
市场机会
选择面较广
北京 · 芯片设计 · 约 170 个在招
职位详情
关于这个职位
负责数据中心级SoC的逻辑设计与优化，包括编写RTL代码、进行仿真验证、集成IP模块及子系统
参与架构定义与微架构特性开发，确保设计在功耗、性能、时序和面积上达到高标准，并保障设计安全与质量合规
最低要求
电气工程、计算机工程、计算机科学或相关专业本科学历
具备0-1年SoC逻辑设计相关实践经验（可通过实习、学术项目、课程或实操培训获得）
熟练使用SystemVerilog和Verilog进行RTL设计
扎实的数字设计基础，涵盖逻辑设计、时钟域交叉(CDC)和电源门控(power gating)
熟悉SoC架构、微架构及集成原则
工作职责
为SoC设计开发RTL代码并进行仿真，确保设计准确性与质量
将IP模块和子系统集成为完整芯片SoC或分立组件设计
协作定义SoC模块的架构与微架构特性
对RTL、时序、功耗收敛及物理实现完整性进行质量检查
优化逻辑设计以满足功耗、性能、面积和时序要求
审查验证计划以确保设计特性符合规范，并解决失败的RTL测试问题
遵循安全开发实践，在设计中应对安全威胁与目标
与IP供应商合作，在SoC层面集成和验证IP
推动质量保证合规性，确保IP到SoC交接无缝进行
优先资格
电气工程、计算机工程、计算机科学或相关专业硕士学历，且无以往专业工作经验
具备SoC设计的验证及测试台(testbench)编写经验
了解时钟结构、SoC时钟及时钟拓扑结构
能够撰写技术文档，并有效进行跨职能团队沟通
AI 洞察
优缺点分析
优点
- 依托英特尔顶尖半导体平台，接触业界领先的CPU/加速器架构设计
- 技术栈前沿且体系完整，利于夯实底层硬件功底
- 校招培养机制成熟，内部技术分享与导师制度完善
- 跨部门协同频繁，需快速适应大型跨国企业的流程规范
- 入门阶段可能涉及较多基础调试与文档工作
- 适合数字电路基础扎实、对芯片底层设计有浓厚兴趣、追求技术深度且能适应规范化研发流程的应届毕业生
缺点 / 挑战
- 芯片设计周期长、迭代严谨，需承受较高的技术精度压力与交付节点要求
角色解读
- 初期聚焦具体模块设计与验证，逐步成长为独立负责的SoC子系统设计专家
- 可向资深芯片架构师、技术项目经理或跨领域系统工程师方向发展
- 长期可深入数据中心芯片前沿技术或转向技术管理岗位
- 负责数据中心级SoC芯片的逻辑电路设计与编码，完成从RTL编写到功能仿真的全流程
- 参与芯片架构规划与微特性定义，主导IP模块集成与系统级联调
- 持续优化设计指标，确保芯片在功耗、性能与时序上满足严苛标准
- 审查验证计划并跟进安全合规，保障设计交付质量
- 精通SystemVerilog/Verilog硬件描述语言及RTL设计流程
- 掌握数字电路基础（CDC、电源门控等）与SoC架构集成原理
- 具备基础的芯片验证能力与跨团队协作沟通能力
- 熟悉时序收敛分析与低功耗设计方法
申请策略
- 提前研究英特尔DCG产品线及技术白皮书，面试时能结合具体业务场景阐述设计思路
- 准备清晰的项目复盘案例，重点说明遇到的技术瓶颈及解决路径
- 突出SystemVerilog/Verilog项目实战经历，详细列出参与的RTL设计、仿真验证及IP集成案例
- 强调数字电路课程设计或竞赛中的时序/功耗优化成果
- 体现跨学科协作与英文技术文档撰写能力
- 补充学习主流EDA工具（如Vivado, Synopsys DC/VCS）的实际操作
- 强化数字IC前端设计流程知识，了解UVM验证基础概念
- 关注数据中心芯片最新架构趋势（如x86/ARM演进、AI加速单元）
面试指南
- 采用STAR法则结构化回答项目经验，突出技术选型依据、难点拆解过程与量化结果
- 对于理论题，先阐明核心概念，再结合具体应用场景说明权衡取舍，最后补充实际调试经验或文献参考
- 遇到不确定的设计边界问题时，展示查阅数据手册、仿真对比或请教资深工程师的解决路径
- 请详细描述你使用SystemVerilog完成的一个RTL设计项目，遇到了哪些时序或功能问题？你是如何定位并解决的？
- 针对SoC集成，如何理解时钟域交叉(CDC)的风险及常见处理方案？
- 在低功耗设计中，电源门控(Power Gating)的原理是什么？实施时需考虑哪些约束？
- 如何评估并优化一个复杂模块的面积与功耗平衡？
- 系统复习数字IC前端设计核心知识点，梳理典型电路模块的代码实现与仿真波形
职位点评
薪资福利78
成长发展85
工作生活45
使命价值70
薪资福利
78中等
薪资处于北京芯片设计行业应届生市场中上水平，配合上市公司完善的福利体系与年终奖机制，整体补偿性动机满足度较高。
薪资信号市场水准 (1.8千–2.5万/月)
成长发展
85较高
公司提供成熟的校招培养路径与前沿技术栈，DCG平台资源丰厚，技术成长空间广阔。
技术前沿前沿/新兴技术
技术栈SystemVerilog、Verilog、RTL设计、SoC架构、CDC、Power Gating
成长机会grow your career with Intel
业务类型ambiguous
工作生活
45较低
明确要求现场办公，未提及弹性工时或远程选项，工作节奏受芯片研发节点影响较大，生活化动机满足度有限。
工作模式仅现场办公
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
参与数据中心核心算力芯片研发，直接支撑现代商业与社会计算基础设施，具备较强的技术使命感与行业影响力。
行业发展稳定成熟行业
社会影响正向社会影响力较高
创新程度积极采用新技术
英特尔 的其他在招职位
相似职位推荐
Watch Jobs