英伟达
ASIC Physical Design Intern - 2027
ASIC Physical Design Intern - 2027
发布于 6 小时前实习/见习
实习生仅现场办公芯片设计
芯片设计
Eda工具
Tcl
形式验证
时序收敛
物理设计
芯片设计
集成电路
值不值得投
78综合评分
综合评分 78
顶尖AI芯片研发实习、全流程技术历练、前沿工具栈、现场办公节奏快
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便比较实习机会。
薪资怎么样
6.0千
比芯片设计中位数低
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 280 个在招 · 其中芯片设计 28 个
市场机会
选择面较广
新竹 · 芯片设计 · 约 230 个在招
职位详情
关于这个职位
本职位专注于数字芯片物理设计实习，涵盖从RTL冻结至流片的全流程关键环节
工作内容涉及芯片集成、综合验证、约束制定与时序收敛，并参与前端至后端的流程自动化开发
旨在培养具备扎实IC设计功底与跨团队协作能力的尖端硬件研发人才
最低要求
目前就读于相关领域的硕士或博士学位
具备扎实的IC设计知识
对技术研发和IC后端充满热情
具备自我驱动力、良好的学习能力和团队协作精神
优秀的英语读写沟通能力
工作职责
芯片集成与网表生成，跨团队协作实现芯片分区与布局规划
综合、RTL/网表质量检查、形式验证、功能ECO创建
约束创建与验证、时序预算，与ASIC团队协作分析/解决功能时序问题，实现各类特殊时序收敛（如IO、测试、时钟、异步等）
与PR工程师协作完成芯片实现，达成全芯片时序收敛
开发并改进从前端（布局前）到后端（布局后）的完整时序收敛流程，进行上述领域的流程自动化开发
参与上述任一领域的方法学研究
优先资格
具有IC后端实现经验
动手使用过Synopsys (DC/PT/Formality)、Cadence (RC compiler/LEC) 等EDA软件
熟练使用Python或TCL
AI 洞察
优缺点分析
优点
- 直接接触全球顶尖AI芯片研发项目，技术视野与行业资源极佳
- 覆盖RTL到流片的全链路实操经验，简历含金量极高
- 使用业界最先进的EDA工具栈，技术沉淀深厚且不易过时
- 跨国企业平台背书，有利于后续在全球半导体行业求职
- 项目节点密集，流片前往往面临高强度冲刺与长时间专注作业
- 跨部门协作复杂，需同时对接前端、验证与PR团队，沟通成本高
- 适合追求技术深度、渴望接触前沿芯片设计流程且能接受一定工作强度的理工科研究生
缺点 / 挑战
- 芯片物理设计容错率极低，时序收敛压力大，需高度严谨细致
角色解读
- 向资深物理设计工程师或后端方法学家方向发展，主导复杂芯片的流片交付
- 深入AI加速器或高性能计算芯片架构，转型为系统级芯片设计专家
- 积累全流程经验后，可向项目管理或技术管理岗位晋升
- 负责数字芯片从RTL冻结到流片阶段的物理设计实施工作
- 执行综合、形式验证、约束制定与时序收敛等核心后端流程
- 参与跨团队协作，完成芯片分区、布局规划及全芯片时序闭环
- 开发并优化前端至后端的时序收敛自动化流程与方法学
- 扎实的集成电路设计基础，熟悉数字芯片后端实现流程
- 掌握主流EDA工具链（如Synopsys DC/PT/Formality、Cadence LEC等）的操作与应用
- 具备Python或TCL脚本编程能力，用于流程自动化与数据处理
- 优秀的英语读写能力与跨团队沟通协作技巧
申请策略
- 提前了解NVIDIA GPU架构特点及AI计算负载对物理设计的特殊要求
- 准备1-2个完整的IC设计项目案例，重点说明个人在其中的具体贡献与难点突破
- 突出IC设计相关课程成绩、实验室项目及课程设计细节
- 详细列出掌握的EDA工具名称、版本及实际应用场景
- 强调Python/TCL脚本编写经历，展示自动化流程优化案例
- 体现英语学术阅读能力或国际会议/论文参与经验
- 复习数字IC后端核心概念：静态时序分析(STA)、时钟树综合(CTS)、功耗优化
- 熟悉Synopsys与Cadence主流工具的命令行操作与脚本接口
面试指南
- 采用STAR法则（情境、任务、行动、结果）结构化回答项目经验，突出个人技术决策依据
- 针对技术问题，先阐述底层原理，再结合工具操作与数据指标说明解决路径
- 展现系统化思维，将单一问题置于完整芯片实现流程中评估影响与权衡
- 请简述数字芯片物理设计的基本流程及各阶段的关键目标
- 你是如何分析和解决setup/hold time违例的？
- 请举例说明你使用Python或TCL优化EDA流程的具体经历
- 面对复杂的跨时钟域(CDC)问题，你的排查思路是什么？
- 如何在保证性能的同时进行有效的功耗与面积(PPA)优化？
职位点评
薪资福利70
成长发展90
工作生活60
使命价值85
薪资福利
70中等
薪资符合台湾地区科技大厂实习标准，整体薪酬待遇处于市场中上水平。
薪资信号市场水准 (4.0–7.0千/月)
成长发展
90较高
提供从前端到流片的全流程实战机会，接触业界顶尖EDA工具与AI芯片架构，技术成长路径清晰且极具含金量。
技术前沿前沿/新兴技术
技术栈ASIC、Physical Design、Timing Closure、EDA、Python、TCL
业务类型profit_center
工作生活
60中等
硬件研发通常需驻场操作大型EDA服务器与工作流，项目节点压力较大，但地处新竹科学园区通勤便利。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
85较高
投身AI算力核心硬件研发，直接赋能自动驾驶与机器人等颠覆性技术，社会价值与技术使命感强。
行业发展高速增长赛道
社会影响正向社会影响力较高
使命信号transforming computer graphics、define the next era of computing、make a lasting impact on the world
创新程度开拓性创新（行业首创）
英伟达 的其他在招职位
相似职位推荐
Watch Jobs