联发科
CPU/GPU R2G Engineer(Contract)
CPU/GPU R2G Engineer(Contract)
发布于 2 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Drc
Lvs
Physical Design
Ppa Optimization
Rtl To Gds
Signoff
Sta
值不值得投
73综合评分
综合评分 73
头部芯片企业核心处理器物理设计岗，技术前沿、成长空间大，但WLB未明确。
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
3.5万
与芯片设计中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 460 个在招 · 其中芯片设计 约 210 个
市场机会
选择面较广
新竹 · 芯片设计 · 约 220 个在招
职位详情
关于这个职位
负责联发科GHz ARM/Imagination架构图形处理器、AI处理器及神经网络DSP的RTL到GDS设计与开发
涉及复杂且对时序要求极高的物理设计与分析，包括物理实现（布局规划、布局布线、RC提取、时序与功耗优化）及签核（DRC、LVS、STA、PI）等技术工作
最低要求
至少4年物理设计与签核（Physical Design and Signoff）经验
综合（Synthesis）技能：通过综合配方探索提升PPA（性能、功耗、面积）
物理设计（Physical design）技能：布局规划（Floor Planning）、布局布线（Place & Route），以及后续的时序和物理收敛
签核（Signoff）技能：
PI（电源完整性）：PG网格规格选择、Bump/RDL规划、IR drop收敛
PV（物理验证）：DRC、LVS、ANT、ERC收敛
STA（静态时序分析）：模块级时序收敛
工作职责
负责联发科GHz ARM/Imagination架构图形处理器、AI处理器和神经网络DSP的RTL到GDS（R2G）设计与开发活动
参与复杂且对时序要求极高的图形处理器、AI处理器和神经网络DSP的物理设计与分析
执行物理实现（Physical Implementation）工作，包括布局规划（floor-planning）、布局布线（place and route）、RC提取、时序和功耗优化
执行签核（Signoff）工作，包括DRC、LVS、STA、PI等
AI 洞察
优缺点分析
优点
- 参与联发科核心处理器（CPU/GPU/AI）的研发，技术含量高，能积累先进制程和复杂芯片的物理设计经验
- 平台大，技术体系完善，有利于个人专业能力的深度提升
- 芯片物理设计对时序和功耗要求极高，debug难度大，工作节奏可能较快
- 需要不断学习先进制程节点下的新规则和新技术
- 具备3年以上物理设计经验，追求在芯片设计领域深耕，具备较强抗压能力和解决复杂时序/物理问题能力的工程师
缺点 / 挑战
暂无明显挑战项
角色解读
- 从模块级物理设计工程师向顶层/SoC级物理设计专家发展
- 向物理设计团队主管、项目经理等管理岗位转型
- 深耕特定领域如AI处理器或先进制程物理设计
- 负责CPU/GPU等处理器的RTL到GDS物理设计与开发
- 执行布局规划、布局布线、时序与功耗优化等物理实现工作
- 完成DRC、LVS、STA等签核验证，确保芯片物理设计的正确性与性能
- 具备扎实的物理设计与签核经验，熟练掌握Synthesis、Floor Planning、Place & Route等流程
- 精通STA、DRC、LVS、IR drop等签核工具与方法
- 具备PPA（性能、功耗、面积）优化能力
申请策略
- 了解联发科在CPU/GPU及AI芯片领域的最新产品布局和技术路线，面试时展现对公司业务方向的关注与热情
- 突出在RTL to GDS流程中的完整项目经验，特别是复杂模块或SoC的物理设计与签核成果
- 量化PPA优化成果（如功耗降低、面积缩小比例）
- 列举熟练使用的相关EDA工具
- 深入学习先进制程（如5nm/3nm）下的物理设计挑战与解决方案
- 提升对AI处理器或神经网络DSP架构的理解，以更好地配合架构师进行物理实现
面试指南
- 采用STAR法则（情境、任务、行动、结果），重点突出在复杂问题中的分析思路、使用的工具/方法以及最终的量化收益
- 请描述一个你主导过的最复杂的物理设计项目，遇到了哪些时序或物理收敛问题，是如何解决的？
- 在PPA优化方面，你有哪些具体的策略和成功案例？
- 在Signoff阶段，如何处理复杂的IR drop或EM问题？
- 对于先进制程下的物理设计，你认为最大的挑战是什么？
- 复习静态时序分析（STA）、物理验证（DRC/LVS）及电源完整性（PI）的核心概念与常见问题的排查思路
- 准备1-2个自己主导的PPA优化或时序收敛的详细案例
职位点评
薪资福利75
成长发展85
工作生活50
使命价值80
薪资福利
75中等
联发科作为头部芯片企业，薪资福利具备市场竞争力，但JD未明确披露具体薪资与福利细节。
薪资信号未披露（AI估算：2.5千–4.5万/月）
成长发展
85较高
岗位涉及核心CPU/GPU/AI处理器的物理设计，技术前沿且挑战大，能显著提升个人在先进制程芯片设计领域的专业能力。
技术前沿前沿/新兴技术
技术栈RTL to GDS、Physical Design、Synthesis、STA、PPA Optimization、ARM、Imagination
业务类型profit_center
工作生活
50较低
JD未提及工作模式与WLB相关信息，芯片设计岗位通常工作强度较大，具体WLB情况需进一步确认。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
80较高
参与AI处理器和神经网络DSP的研发，顺应人工智能与高性能计算的发展趋势，具有较高的行业前景与技术使命感。
行业发展高速增长赛道
社会影响中性/一般
创新程度积极采用新技术
联发科 的其他在招职位
相似职位推荐
Watch Jobs