阿里巴巴
平头哥-DDR 设计高级工程师/专家-成都
平头哥-DDR 设计高级工程师/专家-成都
发布于 3 小时前普通员工/个人贡献者
全职员工仅现场办公芯片设计
芯片设计
Ddr Phy
Dfx
Gddr
Hbm
Lpddr
Verilog/Systemverilog
数字逻辑设计
数模混合设计
时序分析
值不值得投
75综合评分
综合评分 75
高薪前沿技术岗，适合追求技术深度的资深专家，需接受一定的工作强度
从薪资福利、成长发展、工作生活和使命价值四个维度综合评估，方便横向比较。
薪资怎么样
4.8万
与芯片设计中位数基本持平
发布情况
新岗位 · 今天发布
公司情况
这家公司招聘很活跃
约 4630 个在招 · 其中芯片设计 约 160 个
市场机会
选择面较广
成都 · 芯片设计 · 93 个在招
职位详情
关于这个职位
该职位主要负责DDR PHY（物理层）的数字逻辑开发，包括DDR相关协议的分析和系统方案设计
核心工作涉及时序调节、Training算法的设计以及DDR系统的DFX（可制造性/可测试性）功能设计，要求具备扎实的数模混合系统设计能力
最低要求
有较全面的数字系统设计和交付经验
有数模混合系统设计经验
至少熟悉DDR/LPDDR/GDDR/HBM协议之一
工作职责
负责DDRPHY的数字逻辑开发
DDR等相关协议的分析和系统方案的设计
时序调节和training算法的设计
DDR系统DFX功能的设计
优先资格
有DDR系统测试经验或DDR CTRL设计经验更佳
AI 洞察
优缺点分析
优点
- 平台大，技术栈前沿（HBM等），接触行业顶尖芯片项目，职业背书强
- 具备深厚数字IC设计功底，对高速接口协议有深入研究，追求技术卓越的资深工程师
缺点 / 挑战
- 技术门槛极高，需持续跟进协议演进，工作压力较大，对细节要求极其严苛
角色解读
- 可向首席架构师方向发展，或转向更复杂的SerDes、PCIe等高速接口IP研发领域
- 负责DDR物理层（PHY）的数字电路设计与实现，确保信号完整性与时序正确性
- 精通数字前端设计流程，深入理解DDR/LPDDR/HBM等高速接口协议，掌握数模混合设计方法
申请策略
- 准备详细的项目案例，重点阐述如何解决复杂的时序问题或协议兼容性问题
- 突出DDR PHY具体模块设计经验，量化时序收敛成果，强调协议深度理解及Problem Solving能力
- 复习高速串行通信原理，熟悉最新DDR5/LPDDR5/X协议规范，提升SystemVerilog验证技能
面试指南
- 采用STAR法则（情境、任务、行动、结果），结合具体项目数据说明技术决策依据和最终效果
- 请详细描述你设计的DDR PHY架构及其关键模块
- 如何在设计中解决DDR信号的时序违例问题？
- 解释HBM与传统DDR在物理层设计上的主要差异
- 数模混合设计中，如何处理模拟噪声对数字逻辑的影响？
- 重温高速接口协议白皮书，梳理过往项目中遇到的典型Bug及解决方案，准备架构图手绘演示
职位点评
薪资福利85
成长发展90
工作生活40
使命价值70
薪资福利
85较高
作为上市巨头企业的资深专家岗，薪资水平极具竞争力，且通常包含丰厚的股票期权和年终奖，福利体系完善。
薪资信号偏高 (3.5千–6.0万/月)
成长发展
90较高
涉及HBM、DDR5等前沿存储接口技术，技术壁垒高，成长空间巨大，能接触到行业最先进的芯片设计流程。
技术前沿前沿/新兴技术
技术栈DDR PHY、HBM、LPDDR、GDDR、数字逻辑设计、数模混合
业务类型profit_center
工作生活
40较低
互联网大厂核心研发部门通常节奏较快，加班文化可能存在，WLB相对一般，但成都生活成本相对较低缓解了部分压力。
工作模式未明确
办公地点科技园/产业园
加班情况未提及（无法判断）
使命价值
70中等
参与国产高端芯片研发，具有国家战略意义和行业影响力，技术成就感较强。
行业发展稳定成熟行业
社会影响正向社会影响力较高
创新程度积极采用新技术
阿里巴巴 的其他在招职位
相似职位推荐
Serdes IP Design Engineer
Ansys · 武汉市
AI 估算 · 2.5–4.5万4 小时前发布
Serdes IP Design Engineer
新思科技 · 武汉市
AI 估算 · 2.5–4.0万11 小时前发布
Senior ASIC Engineer
英伟达 · 上海市
AI 估算 · 4.0–7.0万1 天前发布
Senior CPU Architect
英伟达 · 上海市
AI 估算 · 6.0–10.0万1 天前发布
Physical Digital Design Engineer (CN Campus)
芯源系统 · 成都市
AI 估算 · 1.5–2.5万2 天前发布
版图设计工程师-Layout Design Engineer(J21690)
长鑫存储 · 合肥市
AI 估算 · 1.8–3.5万2 天前发布
Staff Digital Design Engineer (资深/高级数字前端工程师)
瑞萨电子 · 上海市
AI 估算 · 4.5–7.5万2 天前发布
<GPU>GPU hardware design engineer
联发科 · 新竹市
AI 估算 · 4.5–8.0万3 天前发布
Watch Jobs